Texas Instruments ADC32RF54/55：高性能RF采樣數(shù)據(jù)轉(zhuǎn)換器的技術(shù)解析

在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，對于高性能、高速度的模擬到數(shù)字轉(zhuǎn)換器（ADC）的需求日益增長。Texas Instruments（TI）推出的ADC32RF54和ADC32RF55這兩款產(chǎn)品，以其卓越的性能和豐富的功能，在雷達(dá)、頻譜分析、軟件定義無線電等眾多應(yīng)用中展現(xiàn)出了巨大的潛力。本文將深入探討這兩款A(yù)DC的關(guān)鍵特性、工作原理以及設(shè)計(jì)應(yīng)用中的注意事項(xiàng)。

文件下載：adc32rf55.pdf

關(guān)鍵特性剖析

高性能指標(biāo)

ADC32RF54和ADC32RF55是14位、2.6 GSPS到3 GSPS的雙通道ADC，具備出色的噪聲性能。其噪聲譜密度（NSD）表現(xiàn)優(yōu)異，在不同的平均模式下，NSD可低至 -160.4 dBFS / Hz（4x AVG）。這種低噪聲特性對于需要高精度信號處理的應(yīng)用至關(guān)重要，例如雷達(dá)系統(tǒng)中的微弱信號檢測。

在頻譜性能方面，當(dāng)輸入頻率 (f{IN}=1 GHz) ，-4 dBFS時(shí)，2x內(nèi)部平均的SNR可達(dá)62.3 dBFS，SFDR HD2,3為63 dBc，SFDR最壞雜散為85 dBFS。而在 (f{IN}=1.8 GHz) ，-4 dBFS的條件下，2x內(nèi)部平均的SNR為63 dBFS，SFDR HD2,3為68 dBc，SFDR最壞雜散為86 dBFS。這些性能指標(biāo)使得該ADC能夠在寬頻范圍內(nèi)保持良好的信號質(zhì)量。

獨(dú)特架構(gòu)與低抖動

采用單核心（非交錯(cuò)）ADC架構(gòu)，具有50 fs的孔徑抖動和低近場殘余相位噪聲（在10 kHz偏移處為 -127 dBc/Hz）。低孔徑抖動有助于減少信號采樣時(shí)的誤差，提高采樣精度；而低殘余相位噪聲則能夠降低信號的相位誤差，保證信號的相位穩(wěn)定性，對于需要高精度相位信息的應(yīng)用，如相控陣?yán)走_(dá)，具有重要意義。

數(shù)字下變頻器（DDC）功能

每個(gè)ADC通道可連接到一個(gè)四頻段數(shù)字下變頻器（DDC），支持高達(dá)128x的復(fù)數(shù)抽取和48位NCO相位相干跳頻，跳頻速度小于1 μs。這一功能使得ADC能夠靈活地處理不同頻段的信號，實(shí)現(xiàn)信號的下變頻和濾波，滿足多種應(yīng)用場景的需求。例如，在軟件定義無線電中，可以根據(jù)不同的通信協(xié)議和頻段要求，快速調(diào)整NCO頻率，實(shí)現(xiàn)信號的高效處理。

JESD204B接口

支持JESD204B串行數(shù)據(jù)接口，最大通道速率可達(dá)13 Gbps，支持子類1確定性延遲。這種高速接口能夠滿足高速數(shù)據(jù)傳輸?shù)男枨?，確保ADC采集到的數(shù)據(jù)能夠快速、準(zhǔn)確地傳輸?shù)胶罄m(xù)的處理單元。

應(yīng)用領(lǐng)域廣泛

ADC32RF54和ADC32RF55適用于多種應(yīng)用場景，包括相控陣?yán)走_(dá)、頻譜分析儀、軟件定義無線電（SDR）、電子戰(zhàn)、高速數(shù)字化儀、電纜基礎(chǔ)設(shè)施和通信基礎(chǔ)設(shè)施等。在相控陣?yán)走_(dá)中，其高采樣率和低噪聲性能能夠提高雷達(dá)的探測精度和分辨率；在頻譜分析儀中，能夠準(zhǔn)確地分析信號的頻譜特性；在軟件定義無線電中，可實(shí)現(xiàn)靈活的信號處理和通信協(xié)議切換。

詳細(xì)設(shè)計(jì)與性能分析

模擬輸入特性

輸入帶寬與滿量程

輸入帶寬和滿量程取決于輸入終端和平均模式的選擇。在默認(rèn)模式下，輸入帶寬為2.75 GHz（-3 dB），輸入滿量程為1.1至1.35 Vpp（2至3.5 dBm）。當(dāng)啟用4x平均時(shí)，-3 dB帶寬會降低至約2.1 GHz，但輸入滿量程會增加至 + 6.6 dBm。這種靈活的配置方式使得設(shè)計(jì)師能夠根據(jù)具體應(yīng)用需求，平衡帶寬和滿量程之間的關(guān)系。

輸入不平衡影響

AC性能對模擬輸入的幅度和相位不平衡較為敏感。在不同的采樣率和輸入頻率條件下，幅度和相位不平衡會對SNR、HD2、HD3和Non HD23等性能指標(biāo)產(chǎn)生影響。因此，在設(shè)計(jì)輸入電路時(shí)，需要嚴(yán)格控制輸入信號的幅度和相位平衡，例如選擇具有良好平衡性能的巴倫變壓器。

過范圍指示

ADC提供了兩種過范圍指示選項(xiàng)：快速過范圍指示（通過GPIO1/2引腳）和嵌入JESD流的過范圍指示。快速過范圍指示在約6個(gè)時(shí)鐘周期后可用，并且過范圍指示標(biāo)志會保持高電平，直到通過SPI寄存器清除。而嵌入JESD流的過范圍指示則會在每個(gè)時(shí)鐘周期更新，替代相應(yīng)通道輸出數(shù)據(jù)的LSB。這種靈活的過范圍指示方式能夠滿足不同應(yīng)用場景下對過范圍檢測的需求。

采樣時(shí)鐘輸入

采樣時(shí)鐘輸入對ADC的性能影響顯著。內(nèi)部采樣時(shí)鐘路徑設(shè)計(jì)旨在降低殘余相位噪聲，因此需要一個(gè)非常干凈的電源供應(yīng)。時(shí)鐘幅度應(yīng)大于1 VPP，以獲得最佳性能。此外，時(shí)鐘輸入和ADC采樣電路還存在幅度噪聲，該噪聲與輸入頻率無關(guān)，僅受采樣復(fù)位開關(guān)的影響。在設(shè)計(jì)時(shí)鐘電路時(shí)，需要選擇低抖動的時(shí)鐘源，并對時(shí)鐘信號進(jìn)行適當(dāng)?shù)臑V波和處理，以減少幅度噪聲對信號質(zhì)量的影響。

SYSREF輸入

SYSREF輸入信號用于復(fù)位內(nèi)部數(shù)字塊，并使其與內(nèi)部多幀時(shí)鐘對齊，以實(shí)現(xiàn)子類1確定性延遲。該輸入信號可以是AC或DC耦合，通過SPI寄存器選項(xiàng)進(jìn)行選擇。在使用周期性SYSREF信號時(shí)，其頻率必須是內(nèi)部本地多幀時(shí)鐘（LMFC）的子諧波。此外，ADC還具有內(nèi)部SYSREF監(jiān)測電路，用于檢測可能的亞穩(wěn)態(tài)和時(shí)鐘周期滑移，確保SYSREF信號與采樣時(shí)鐘的同步。

數(shù)字平均模式

提供數(shù)字平均模式（2x/4x AVG），可通過犧牲一定的功耗來進(jìn)一步改善噪聲密度。在2x平均模式下，一個(gè)外部輸入連接到INx1輸入，兩個(gè)ADC核心內(nèi)部對輸入信號進(jìn)行平均；在4x平均模式下，信號需要外部分割并連接到INx1和INx2輸入，四個(gè)ADC核心內(nèi)部對信號進(jìn)行平均。平均模式下，輸出分辨率會增加到16位，以避免量化噪聲限制。

編程與配置

GPIO引腳控制

可通過GPIO引腳執(zhí)行多種命令，如JESD同步、NCO控制、快速過范圍指示和校準(zhǔn)凍結(jié)等。這種引腳控制方式使得設(shè)計(jì)師能夠在不依賴SPI接口的情況下，實(shí)現(xiàn)對ADC的基本控制，提高了系統(tǒng)的靈活性和實(shí)時(shí)性。

SPI接口配置

主要通過SPI接口對設(shè)備進(jìn)行配置和控制。SPI接口由SEN、SCLK和SDIO引腳組成，當(dāng)SEN為低電平時(shí)，可實(shí)現(xiàn)數(shù)據(jù)的串行輸入。通過SPI接口，可以對ADC的各種功能進(jìn)行詳細(xì)配置，如數(shù)字平均模式、DDC參數(shù)、JESD接口參數(shù)等。

寄存器映射

設(shè)備具有一系列內(nèi)部寄存器，可通過SPI接口進(jìn)行訪問。這些寄存器涵蓋了各種功能配置，如數(shù)字操作模式、JESD接口配置、SYSREF輸入、校準(zhǔn)設(shè)置等。通過合理配置這些寄存器，可以實(shí)現(xiàn)對ADC的精確控制，滿足不同應(yīng)用場景的需求。

應(yīng)用設(shè)計(jì)注意事項(xiàng)

輸入信號路徑

在設(shè)計(jì)輸入信號路徑時(shí)，應(yīng)使用適當(dāng)?shù)膸?a href="http://m.sdkjxy.cn/tags/濾波器/" target="_blank">濾波器來抑制接收信號路徑中的不需要頻率。需要使用1:2（對于100歐姆有效終端阻抗）或1:1（對于50歐姆有效終端阻抗）的巴倫變壓器將單端RF輸入轉(zhuǎn)換為差分輸入。巴倫輸出應(yīng)通過100 pF電容器進(jìn)行AC耦合，并具有良好的幅度（<0.5 dB）和相位平衡（小于2度）。

時(shí)鐘設(shè)計(jì)

設(shè)備時(shí)鐘輸入必須進(jìn)行AC耦合，以提供額定性能。時(shí)鐘源應(yīng)具有低抖動（集成相位噪聲），以確保ADC達(dá)到規(guī)定的SNR性能。在使用平均和/或抽取時(shí)，應(yīng)首先估計(jì)單個(gè)ADC核心的SNR性能，然后再考慮內(nèi)部平均和/或抽取帶來的SNR改善。

電源供應(yīng)

ADC需要四個(gè)不同的電源供應(yīng)（AVDD18、AVDD12、CLKVDD和DVDD），電源排序至關(guān)重要。為了實(shí)現(xiàn)低噪聲設(shè)計(jì)，建議使用高效降壓開關(guān)穩(wěn)壓器，然后為每個(gè)電源軌使用低噪聲LDO進(jìn)行二次調(diào)節(jié)，以提供額外的開關(guān)噪聲降低和提高電壓精度。

布局設(shè)計(jì)

在電路板設(shè)計(jì)中，模擬輸入和時(shí)鐘信號的走線應(yīng)盡可能短，避免使用過孔，以減少阻抗不連續(xù)性。數(shù)字JESD204B輸出接口的走線應(yīng)使用緊密耦合的100-Ω差分走線。電源和接地連接應(yīng)提供低電阻路徑，使用電源和接地平面代替走線，避免窄而孤立的路徑增加連接電阻。

總結(jié)

ADC32RF54和ADC32RF55以其卓越的性能、豐富的功能和靈活的配置選項(xiàng)，為電子工程師提供了一個(gè)強(qiáng)大的信號處理解決方案。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇和配置ADC的各種參數(shù)，并注意輸入信號路徑、時(shí)鐘設(shè)計(jì)、電源供應(yīng)和布局設(shè)計(jì)等方面的問題，以充分發(fā)揮該ADC的性能優(yōu)勢。你在使用這款A(yù)DC的過程中，遇到過哪些挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)。