電子發(fā)燒友網(wǎng)綜合報(bào)道 日前，瀾起科技正式宣布，在國(guó)內(nèi)率先推出基于PCIe 6.x/CXL 3.x標(biāo)準(zhǔn)的高性能有源電纜（AEC）解決方案。這一突破不僅填補(bǔ)了國(guó)內(nèi)高端高速互聯(lián)領(lǐng)域的技術(shù)空白，更精準(zhǔn)契合AI時(shí)代數(shù)據(jù)中心多機(jī)架協(xié)同的核心需求，提供了高帶寬、低延遲的國(guó)產(chǎn)化互聯(lián)方案，為國(guó)產(chǎn)算力基建突破“血管梗阻”難題筑牢關(guān)鍵支撐。

隨著ChatGPT、Sora等生成式AI應(yīng)用爆發(fā)，全球數(shù)據(jù)中心正加速?gòu)摹皢螜C(jī)架算力聚合”向“多機(jī)架超節(jié)點(diǎn)協(xié)同”迭代升級(jí)。AI大模型訓(xùn)練過程中，數(shù)千顆GPU需不間斷進(jìn)行海量數(shù)據(jù)交互，對(duì)互聯(lián)鏈路的帶寬、延遲及穩(wěn)定性提出指數(shù)級(jí)增長(zhǎng)需求，驅(qū)動(dòng)機(jī)柜及相鄰機(jī)柜間的互連帶寬從400G向800G乃至1.6T快速演進(jìn)，這一變革對(duì)數(shù)據(jù)中心內(nèi)部互連技術(shù)提出了前所未有的嚴(yán)苛要求。

傳統(tǒng)無源銅纜（DAC）在224 Gb/s PAM4調(diào)制模式下，傳輸距離僅為1-2米，雖功耗較低但距離限制顯著；可插拔光模塊雖能突破傳輸距離瓶頸，卻存在功耗高、成本高昂及散熱壓力大等痛點(diǎn)。瀾起科技總裁Stephen Tai指出：“數(shù)據(jù)中心向多機(jī)架復(fù)雜架構(gòu)演進(jìn)，使得穩(wěn)定高效的系統(tǒng)級(jí)互連成為核心剛需?！边@一行業(yè)趨勢(shì)，正是有源電纜（AEC）技術(shù)加速落地的核心驅(qū)動(dòng)力。

從技術(shù)演進(jìn)來看，PCIe 5.0及此前標(biāo)準(zhǔn)的無源電纜已逼近物理傳輸極限，信號(hào)在長(zhǎng)距離傳輸中衰減嚴(yán)重；光模塊方案雖能解決距離問題，但成本居高不下且部署靈活性不足。更為嚴(yán)峻的是，高速互聯(lián)芯片領(lǐng)域長(zhǎng)期被國(guó)際巨頭壟斷，國(guó)產(chǎn)化率偏低，成為制約我國(guó)算力基建自主可控的核心短板。在此背景下，瀾起科技PCIe 6.x/CXL 3.x AEC方案應(yīng)運(yùn)而生，精準(zhǔn)卡位下一代數(shù)據(jù)中心互聯(lián)的核心賽道。

瀾起此次發(fā)布的AEC解決方案，以自研重定時(shí)器（Retimer）芯片為核心，融合多項(xiàng)尖端技術(shù)，構(gòu)建起高性能互聯(lián)鏈路。作為高速信號(hào)的“智能增強(qiáng)器”，該方案通過三大技術(shù)創(chuàng)新打破傳輸桎梏：

其一，自研SerDes技術(shù)與創(chuàng)新DSP架構(gòu)深度融合。依托在高速串行接口領(lǐng)域的深厚積累，瀾起SerDes技術(shù)可實(shí)現(xiàn)信號(hào)精準(zhǔn)重構(gòu)，搭配DSP架構(gòu)的自適應(yīng)均衡算法，有效抵消傳輸過程中的信號(hào)衰減與干擾，確保PCIe 6.0 x16模式下的穩(wěn)定傳輸，系統(tǒng)時(shí)延躋身行業(yè)領(lǐng)先梯隊(duì)。相較于PCIe 5.0，PCIe 6.0帶寬翻倍至64GT/s，而CXL 3.x標(biāo)準(zhǔn)實(shí)現(xiàn)了內(nèi)存與外設(shè)的高效共享，二者協(xié)同為異構(gòu)計(jì)算提供靈活的互聯(lián)支撐。

其二，采用OSFP-XD高密度接口封裝。該封裝形式在有限機(jī)柜空間內(nèi)實(shí)現(xiàn)更高端口密度，精準(zhǔn)適配數(shù)據(jù)中心機(jī)柜空間緊張的行業(yè)痛點(diǎn)，同時(shí)支持多規(guī)格電纜配置，可靈活滿足單機(jī)架內(nèi)部、跨機(jī)架等不同場(chǎng)景的連接需求，為超節(jié)點(diǎn)架構(gòu)提供多樣化部署選擇。

其三，搭建完善的鏈路監(jiān)控與診斷體系。方案內(nèi)置全鏈路監(jiān)測(cè)模塊，可實(shí)時(shí)捕捉傳輸狀態(tài)、信號(hào)質(zhì)量等關(guān)鍵參數(shù)，提前預(yù)警潛在故障，大幅提升數(shù)據(jù)中心運(yùn)維效率，這一特性對(duì)7x24小時(shí)連續(xù)運(yùn)行的AI算力集群而言至關(guān)重要。

高速互聯(lián)方案的商業(yè)化落地，生態(tài)兼容性是核心門檻。目前，瀾起科技已完成該方案的全流程開發(fā)與系統(tǒng)驗(yàn)證，順利通過與CPU、xPU、PCIe Switch、網(wǎng)卡等主流設(shè)備的互操作測(cè)試，完全滿足數(shù)據(jù)中心超節(jié)點(diǎn)系統(tǒng)對(duì)PCIe互連的嚴(yán)苛要求。這意味著該方案可快速融入現(xiàn)有算力生態(tài)，無需對(duì)下游設(shè)備進(jìn)行大規(guī)模改造，顯著降低商業(yè)化落地成本。

Stephen Tai表示，瀾起科技憑借在高速互連領(lǐng)域的長(zhǎng)期技術(shù)沉淀，精準(zhǔn)把握行業(yè)機(jī)遇推出此方案，助力客戶從容應(yīng)對(duì)下一代算力基建的挑戰(zhàn)。未來，瀾起科技將持續(xù)深耕高速互連技術(shù)，重點(diǎn)推進(jìn)PCIe 7.0 Retimer芯片及高速以太網(wǎng)PHY Retimer芯片等下一代產(chǎn)品的研發(fā)，為國(guó)產(chǎn)算力基建自主化升級(jí)持續(xù)賦能。