深入剖析LMKDB系列PCIe時(shí)鐘緩沖器：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在高速數(shù)字系統(tǒng)中，時(shí)鐘信號(hào)的穩(wěn)定性和低抖動(dòng)特性對(duì)于確保系統(tǒng)的可靠運(yùn)行至關(guān)重要。LMKDB系列PCIe時(shí)鐘緩沖器，包括LMKDB1102、LMKDB1104、LMKDB1104FS、LMKDB1108、LMKDB1108FS、LMKDB1112、LMKDB1120和LMKDB1120FS等型號(hào)，以其卓越的性能成為了眾多設(shè)計(jì)工程師的首選。本文將對(duì)該系列產(chǎn)品進(jìn)行詳細(xì)剖析，探討其特性、應(yīng)用場(chǎng)景以及設(shè)計(jì)過(guò)程中的關(guān)鍵要點(diǎn)。

文件下載：lmkdb1108.pdf

產(chǎn)品特性一覽

廣泛的PCIe兼容性

該系列時(shí)鐘緩沖器支持PCIe Gen 1至Gen 7，能夠滿(mǎn)足不同世代PCIe架構(gòu)的需求，包括CC（Common Clock）和IR（Independent Reference）PCIe架構(gòu)。無(wú)論是舊版PCIe設(shè)備還是最新的高速PCIe Gen 7應(yīng)用，都能找到合適的解決方案。

超低抖動(dòng)性能

超低的附加抖動(dòng)是該系列產(chǎn)品的一大亮點(diǎn)。在156.25MHz頻率下，最大12kHz至20MHz RMS附加抖動(dòng)僅為31fs。對(duì)于不同世代的PCIe，其附加抖動(dòng)也控制在極低水平，如PCIe Gen 4最大為13fs，Gen 5為5fs，Gen 6為3fs，Gen 7為2.1fs。這種低抖動(dòng)特性有助于提高系統(tǒng)的信號(hào)完整性和數(shù)據(jù)傳輸?shù)臏?zhǔn)確性。

安全可靠的設(shè)計(jì)

具備故障安全輸入和輸出功能（部分型號(hào)如LMKDB1120FS、LMKDB1108FS和LMKDB1104FS支持故障安全輸出），當(dāng)設(shè)備掉電時(shí)，輸入和輸出可以被驅(qū)動(dòng)到VDD而不會(huì)導(dǎo)致任何泄漏或可靠性問(wèn)題，為系統(tǒng)設(shè)計(jì)提供了額外的靈活性。

靈活的電源和控制特性

• 靈活的上電序列：允許在不同的電源和時(shí)鐘輸入條件下正常工作，提高了系統(tǒng)設(shè)計(jì)的靈活性。
• 自動(dòng)輸出禁用：當(dāng)檢測(cè)到輸入時(shí)鐘無(wú)效時(shí)，輸出時(shí)鐘會(huì)自動(dòng)靜音，避免輸出無(wú)效信號(hào)。
• 獨(dú)立輸出使能：可以獨(dú)立控制每個(gè)輸出的啟用和禁用，方便進(jìn)行系統(tǒng)配置。
• 側(cè)帶接口（SBI）：支持高速輸出時(shí)鐘的啟用和禁用，速度比SMBus更快，并且可以與SMBus同時(shí)操作。
• 信號(hào)丟失檢測(cè)（LOS）：能夠檢測(cè)輸入時(shí)鐘信號(hào)的有效性，提供實(shí)時(shí)狀態(tài)反饋。

多樣的輸出特性

• 輸出阻抗可選：支持85Ω或100Ω輸出阻抗，可根據(jù)具體應(yīng)用需求進(jìn)行選擇。
• 可編程輸出擺率和幅度：通過(guò)SMBus和引腳模式可以對(duì)輸出擺率和幅度進(jìn)行編程，滿(mǎn)足不同的系統(tǒng)要求。

應(yīng)用場(chǎng)景分析

高性能計(jì)算

在服務(wù)器主板中，需要為多個(gè)PCIe設(shè)備和以太網(wǎng)接口提供穩(wěn)定的時(shí)鐘信號(hào)。LMKDB系列時(shí)鐘緩沖器可以提供多個(gè)時(shí)鐘副本，滿(mǎn)足不同設(shè)備的時(shí)鐘需求，同時(shí)其低抖動(dòng)特性有助于提高系統(tǒng)的整體性能。

網(wǎng)絡(luò)接口卡（NIC）和智能網(wǎng)卡（SmartNIC）

在高速數(shù)據(jù)傳輸?shù)木W(wǎng)絡(luò)環(huán)境中，時(shí)鐘信號(hào)的穩(wěn)定性直接影響數(shù)據(jù)傳輸?shù)乃俾屎蜏?zhǔn)確性。該系列產(chǎn)品能夠?yàn)镹IC和SmartNIC提供低抖動(dòng)的時(shí)鐘信號(hào)，確保網(wǎng)絡(luò)通信的可靠性。

硬件加速器

硬件加速器通常需要高速、穩(wěn)定的時(shí)鐘信號(hào)來(lái)實(shí)現(xiàn)高效的計(jì)算。LMKDB系列時(shí)鐘緩沖器可以滿(mǎn)足硬件加速器對(duì)時(shí)鐘信號(hào)的嚴(yán)格要求，提高加速器的性能和效率。

設(shè)計(jì)要點(diǎn)探討

電源設(shè)計(jì)

為了確保設(shè)備的穩(wěn)定運(yùn)行，電源設(shè)計(jì)至關(guān)重要。建議在每個(gè)電源引腳附近放置一個(gè)0.1μF的電容，以減少電源噪聲。對(duì)于VDDA、VDD_IN0和VDD_IN1引腳，可放置一個(gè)2.2Ω的電阻來(lái)進(jìn)一步降低噪聲。同時(shí)，整個(gè)芯片建議使用鐵氧體磁珠和10μF電容接地。如果是MUX設(shè)備，且兩個(gè)輸入具有不同的頻率，需要通過(guò)增加更多的鐵氧體磁珠來(lái)隔離輸入和相應(yīng)的輸出銀行。

布局設(shè)計(jì)

• 低電感接地：確保設(shè)備的接地引腳與PCB之間具有低電感的連接，以減少接地噪聲。
• 阻抗匹配：PCB走線(xiàn)的阻抗應(yīng)與設(shè)備的輸出阻抗（85Ω或100Ω差分阻抗）相匹配，消除走線(xiàn)中的短截線(xiàn)并減少傳輸線(xiàn)上的不連續(xù)性，以確保信號(hào)的完整性。

寄存器配置

通過(guò)SMBus寄存器可以對(duì)設(shè)備進(jìn)行各種配置，如輸出使能控制、自動(dòng)輸出禁用控制、輸入配置等。在進(jìn)行寄存器配置時(shí)，需要仔細(xì)參考寄存器映射表，確保每個(gè)寄存器的配置正確無(wú)誤。

抖動(dòng)預(yù)算計(jì)算

在設(shè)計(jì)過(guò)程中，需要根據(jù)系統(tǒng)的抖動(dòng)要求來(lái)選擇合適的時(shí)鐘緩沖器?？梢酝ㄟ^(guò)RMS加法來(lái)計(jì)算時(shí)鐘緩沖器的抖動(dòng)預(yù)算，即最大允許的附加抖動(dòng)為參考時(shí)鐘抖動(dòng)的平方與總時(shí)鐘抖動(dòng)的平方之差的平方根。例如，對(duì)于PCIe Gen 5，根據(jù)給定的參考時(shí)鐘抖動(dòng)和總時(shí)鐘抖動(dòng)要求，可以計(jì)算出最大允許的附加抖動(dòng)，并選擇滿(mǎn)足該要求的時(shí)鐘緩沖器。

總結(jié)

LMKDB系列PCIe時(shí)鐘緩沖器以其卓越的性能、廣泛的兼容性和靈活的設(shè)計(jì)特性，為高速數(shù)字系統(tǒng)的時(shí)鐘分配提供了理想的解決方案。在設(shè)計(jì)過(guò)程中，工程師需要充分考慮電源設(shè)計(jì)、布局設(shè)計(jì)、寄存器配置和抖動(dòng)預(yù)算等關(guān)鍵要點(diǎn)，以確保系統(tǒng)的穩(wěn)定性和可靠性。隨著PCIe技術(shù)的不斷發(fā)展，相信該系列產(chǎn)品將在更多的應(yīng)用場(chǎng)景中發(fā)揮重要作用。你在使用LMKDB系列產(chǎn)品的過(guò)程中遇到過(guò)哪些問(wèn)題？或者對(duì)該系列產(chǎn)品的未來(lái)發(fā)展有什么期望？歡迎在評(píng)論區(qū)分享你的看法。