邁向極致效率：SiC MOSFET與LLC諧振變換器的協(xié)同設(shè)計(jì)與優(yōu)化

BASiC Semiconductor基本半導(dǎo)體一級(jí)代理商傾佳電子（Changer Tech）是一家專注于功率半導(dǎo)體和新能源汽車(chē)連接器的分銷(xiāo)商。主要服務(wù)于中國(guó)工業(yè)電源、電力電子設(shè)備和新能源汽車(chē)產(chǎn)業(yè)鏈。傾佳電子聚焦于新能源、交通電動(dòng)化和數(shù)字化轉(zhuǎn)型三大方向，代理并力推BASiC基本半導(dǎo)體SiC碳化硅MOSFET單管，SiC碳化硅MOSFET功率模塊，SiC模塊驅(qū)動(dòng)板等功率半導(dǎo)體器件以及新能源汽車(chē)連接器。?

傾佳電子楊茜致力于推動(dòng)國(guó)產(chǎn)SiC碳化硅模塊在電力電子應(yīng)用中全面取代進(jìn)口IGBT模塊，助力電力電子行業(yè)自主可控和產(chǎn)業(yè)升級(jí)！

傾佳電子楊茜咬住SiC碳化硅MOSFET功率器件三個(gè)必然，勇立功率半導(dǎo)體器件變革潮頭：

傾佳電子楊茜咬住SiC碳化硅MOSFET模塊全面取代IGBT模塊和IPM模塊的必然趨勢(shì)！

傾佳電子楊茜咬住SiC碳化硅MOSFET單管全面取代IGBT單管和大于650V的高壓硅MOSFET的必然趨勢(shì)！

傾佳電子楊茜咬住650V SiC碳化硅MOSFET單管全面取代SJ超結(jié)MOSFET和高壓GaN 器件的必然趨勢(shì)！

第一章 引言：功率變換效率的“鈦金+”時(shí)代

在當(dāng)今電力電子領(lǐng)域，無(wú)論是電動(dòng)汽車(chē)（EV）的800V高壓快充架構(gòu)，還是人工智能（AI）算力中心的高密度供電單元（PSU），對(duì)能量轉(zhuǎn)換效率的追求已經(jīng)跨越了單純的“節(jié)能”范疇，轉(zhuǎn)而成為解決熱管理瓶頸、提升系統(tǒng)功率密度的核心手段。傳統(tǒng)的硅基（Silicon, Si）超結(jié)MOSFET在軟開(kāi)關(guān)拓?fù)渲须m然已將效率推升至96%-97%的水平，但受限于其本征的寄生電容非線性、反向恢復(fù)電荷（Qrr?）以及導(dǎo)通電阻（RDS(on)?）的溫度系數(shù)，難以進(jìn)一步突破98%的效率天花板。

碳化硅（Silicon Carbide, SiC）功率器件的出現(xiàn)，憑借其寬禁帶特性帶來(lái)的高擊穿場(chǎng)強(qiáng)、低比導(dǎo)通電阻和卓越的熱導(dǎo)率，為突破這一瓶頸提供了物理基礎(chǔ)。然而，工程實(shí)踐表明，僅僅將硅器件替換為SiC器件，往往只能獲得有限的性能提升，甚至可能因高頻振蕩和EMI問(wèn)題導(dǎo)致系統(tǒng)不穩(wěn)定。要實(shí)現(xiàn)98.5%乃至99%以上的“前所未有”的效率，必須采用“協(xié)同設(shè)計(jì)”（Co-Design）的方法論。這種方法論打破了器件選擇、拓?fù)湓O(shè)計(jì)、磁性元件構(gòu)建和控制策略之間的界限，將其視為一個(gè)強(qiáng)耦合的非線性多變量?jī)?yōu)化問(wèn)題。

傾佳電子探討LLC諧振變換器與SiC MOSFET的協(xié)同設(shè)計(jì)機(jī)制，基于基本半導(dǎo)體（BASiC Semiconductor）和Wolfspeed等行業(yè)領(lǐng)軍企業(yè)的最新器件數(shù)據(jù)與參考設(shè)計(jì)，詳細(xì)闡述如何通過(guò)精確的參數(shù)匹配、磁集成技術(shù)以及自適應(yīng)控制策略，實(shí)現(xiàn)轉(zhuǎn)換效率的極致突破。

第二章 SiC MOSFET在諧振開(kāi)關(guān)中的物理特性與關(guān)鍵參數(shù)解析

理解SiC MOSFET在LLC拓?fù)渲械男袨?，是進(jìn)行協(xié)同設(shè)計(jì)的第一步。在LLC轉(zhuǎn)換器中，原邊開(kāi)關(guān)管主要運(yùn)行在零電壓開(kāi)通（Zero Voltage Switching, ZVS）模式下。雖然ZVS消除了開(kāi)通損耗，但關(guān)斷損耗、導(dǎo)通損耗以及死區(qū)時(shí)間內(nèi)的體二極管損耗依然是制約效率提升的關(guān)鍵因素。

2.1 輸出電容（Coss?）的非線性與能量特性

在硬開(kāi)關(guān)拓?fù)渲?，Coss?儲(chǔ)存的能量（Eoss?）在開(kāi)通瞬間被耗散在溝道內(nèi)，產(chǎn)生巨大的開(kāi)通損耗。而在LLC軟開(kāi)關(guān)拓?fù)渲?，這部分能量通過(guò)諧振網(wǎng)絡(luò)的感性電流在死區(qū)時(shí)間內(nèi)被抽取并回饋至直流母線或轉(zhuǎn)移至對(duì)管，從而實(shí)現(xiàn)ZVS。然而，SiC MOSFET的Coss?特性與硅器件存在顯著差異，這對(duì)諧振參數(shù)的設(shè)計(jì)提出了新的要求。

根據(jù)基本半導(dǎo)體（BASiC Semiconductor）B3M025065Z（650V, 25mΩ）的數(shù)據(jù)手冊(cè)分析，其輸出電容在低壓段表現(xiàn)出高度的非線性，但在高壓段的線性度優(yōu)于傳統(tǒng)硅超結(jié)器件 。具體而言，該器件在400V偏置下的典型輸出電容僅為180pF。更關(guān)鍵的是其儲(chǔ)存能量Eoss?。對(duì)于ZVS的實(shí)現(xiàn)，設(shè)計(jì)者不能僅參考單一電壓點(diǎn)的電容值，而必須關(guān)注“能量相關(guān)有效電容”（Co(er)?）。

SiC器件的一個(gè)顯著優(yōu)勢(shì)在于其Co(er)?相對(duì)較小。這意味著在死區(qū)時(shí)間內(nèi)，實(shí)現(xiàn)ZVS所需的勵(lì)磁電流（Magnetizing Current）峰值可以顯著降低。對(duì)于傳統(tǒng)硅器件，為了抽走巨大的Qoss?電荷，往往需要設(shè)計(jì)較小的勵(lì)磁電感（Lm?）以產(chǎn)生足夠大的勵(lì)磁電流，這直接導(dǎo)致了原邊繞組和開(kāi)關(guān)管中巨大的環(huán)流損耗（Irms2?R）。而采用SiC MOSFET，如B3M011C120Z（1200V, 11mΩ），其極低的Coss?允許設(shè)計(jì)者大幅增加Lm?，從而在保證ZVS的前提下，將原邊環(huán)流降至最低，這是提升輕載和滿載效率的物理基礎(chǔ) 。

2.2 體二極管壓降（VSD?）與死區(qū)損耗的博弈

這是SiC MOSFET在LLC應(yīng)用中最為棘手但也最具優(yōu)化潛力的特性。由于SiC材料的寬禁帶特性（~3.26 eV），其體二極管的開(kāi)啟電壓（VSD?）通常在3.5V至4.5V之間，遠(yuǎn)高于硅MOSFET的0.9V-1.2V 。

在LLC變換器的死區(qū)時(shí)間內(nèi)，當(dāng)Coss?放電完畢后，體二極管會(huì)自然續(xù)流以箝位電壓。如果死區(qū)時(shí)間設(shè)置過(guò)長(zhǎng)，負(fù)載電流將流經(jīng)高壓降的體二極管，產(chǎn)生巨大的導(dǎo)通損耗。例如，假設(shè)死區(qū)時(shí)間內(nèi)體二極管導(dǎo)通50ns，流過(guò)20A電流，對(duì)于VSD?=4V的SiC器件，單次開(kāi)關(guān)周期的能量損耗為4V×20A×50ns=4μJ。在500kHz的高頻下，這相當(dāng)于2W的功率損耗。對(duì)于一個(gè)追求99%效率的3kW變換器（總損耗預(yù)算僅30W），2W的額外損耗是不可接受的。

因此，SiC MOSFET的協(xié)同設(shè)計(jì)要求必須配合極高精度的死區(qū)控制。設(shè)計(jì)目標(biāo)是將死區(qū)時(shí)間壓縮至剛好完成Coss?放電，且體二極管幾乎不導(dǎo)通的臨界狀態(tài)。這需要利用SiC器件“時(shí)間相關(guān)有效電容”（Co(tr)?）極其穩(wěn)定的特性，通過(guò)精確計(jì)算或自適應(yīng)控制來(lái)實(shí)現(xiàn) 。

2.3 導(dǎo)通電阻（RDS(on)?）的溫度穩(wěn)定性與熱協(xié)同

在滿載工況下，導(dǎo)通損耗占據(jù)主導(dǎo)地位。硅基MOSFET的RDS(on)?隨溫度上升漂移嚴(yán)重，通常在150°C時(shí)達(dá)到25°C時(shí)的2.5倍以上。這種正反饋效應(yīng)限制了器件在高溫下的電流處理能力。

相比之下，基本半導(dǎo)體的SiC MOSFET采用了先進(jìn)的工藝，其RDS(on)?的溫度系數(shù)顯著更低。以B3M025065Z為例，其RDS(on)?從25°C時(shí)的25mΩ增加到175°C時(shí)的32mΩ，增幅僅為28% [1]。這意味著在同樣的高溫工況下，SiC MOSFET的實(shí)際運(yùn)行電阻遠(yuǎn)低于標(biāo)稱值相近的硅器件。此外，基本半導(dǎo)體在B3M011C120Z等高端型號(hào)中引入了**銀燒結(jié)（Silver Sintering）**連接技術(shù)，將結(jié)到殼的熱阻（Rth(j?c)?）降低至0.15 K/W [1]。這種封裝層面的協(xié)同設(shè)計(jì)使得芯片產(chǎn)生的熱量能極快地導(dǎo)出，進(jìn)一步降低了結(jié)溫，從而反過(guò)來(lái)維持了更低的RDS(on)?，形成良性的熱-電循環(huán)。

第三章 協(xié)同設(shè)計(jì)方法論：參數(shù)匹配與優(yōu)化流程

要達(dá)到前所未有的效率，必須摒棄傳統(tǒng)的“先選管子，再算變壓器”的串行設(shè)計(jì)流程，轉(zhuǎn)而采用以能量平衡為核心的并行協(xié)同設(shè)計(jì)方法。

3.1 基于Eoss?積分的勵(lì)磁電感（Lm?）極致優(yōu)化

傳統(tǒng)設(shè)計(jì)通常根據(jù)經(jīng)驗(yàn)設(shè)定死區(qū)時(shí)間，然后計(jì)算Lm?以滿足ZVS條件。在追求99%效率的SiC設(shè)計(jì)中，這一過(guò)程必須反轉(zhuǎn)并精細(xì)化。

第一步：非線性電荷積分

首先，必須基于SiC MOSFET datasheet中的Coss??VDS?曲線，通過(guò)積分計(jì)算出在特定母線電壓（Vin?）下，Coss?從0V充電至Vin?所需的總電荷量Qoss?和總能量Eoss?。

公式如下：

Ereq?=2×∫0Vin??Coss?(v)?vdv+21?Cxformer?Vin2?

這里必須乘以2，因?yàn)樵诎霕蚧蛉珮蛲負(fù)渲?，一個(gè)管子關(guān)斷充電的同時(shí)，互補(bǔ)管子正在放電。

第二步：計(jì)算最小勵(lì)磁電流

為了保證ZVS，勵(lì)磁電感提供的能量必須大于Ereq?。但在99%效率目標(biāo)下，我們不能留有太大的余量，因?yàn)檫^(guò)大的勵(lì)磁電流會(huì)增加導(dǎo)通損耗。因此，目標(biāo)是設(shè)定勵(lì)磁電流的峰值（Im,peak?）恰好能在預(yù)設(shè)的最大死區(qū)時(shí)間（tdead,max?）內(nèi)完成充放電。

Im,peak?=tdead,max?2?Qoss?(Vin?)?

此處，Qoss?(Vin?)是關(guān)于電壓的積分電荷量，比單純用電容估算更準(zhǔn)確 。

第三步：確定Lm?的最大值

一旦確定了最小的Im,peak?，即可推導(dǎo)出允許的最大勵(lì)磁電感Lm?。更大的Lm?意味著更小的環(huán)流，從而更高的效率。

Lm?=4?Im,peak?n?Vout??Tsw??

通過(guò)使用具有極低Coss?的SiC MOSFET（如BASiC B3M系列），設(shè)計(jì)者可以將Lm?設(shè)定為傳統(tǒng)硅基設(shè)計(jì)的2-3倍，從而大幅削減原邊銅損和開(kāi)關(guān)管導(dǎo)通損耗 。

3.2 自適應(yīng)死區(qū)時(shí)間控制策略（Adaptive Dead Time, ADT）

如前所述，SiC的高VSD?要求極高精度的死區(qū)控制。固定死區(qū)時(shí)間無(wú)法適應(yīng)全負(fù)載范圍的變化，因?yàn)檩p載下Coss?放電慢，重載下放電快。

優(yōu)化設(shè)計(jì)方法：

引入基于VDS?檢測(cè)或模型預(yù)測(cè)的自適應(yīng)死區(qū)控制。

檢測(cè)機(jī)制： 通過(guò)高壓隔離電容或輔助繞組實(shí)時(shí)檢測(cè)開(kāi)關(guān)節(jié)點(diǎn)的電壓斜率（dv/dt）。

閉環(huán)控制： 數(shù)字控制器（DSP/FPGA）根據(jù)上一周期的dv/dt或零電壓跨越點(diǎn)，動(dòng)態(tài)調(diào)整下一周期的死區(qū)時(shí)間，目標(biāo)是使同步整流（SR）管或原邊主開(kāi)關(guān)管在體二極管導(dǎo)通前的10-20ns內(nèi)開(kāi)通。

SiC特定優(yōu)化： 利用SiC MOSFET開(kāi)關(guān)速度極快（納秒級(jí)）的特點(diǎn)，可以將死區(qū)時(shí)間的調(diào)節(jié)步長(zhǎng)設(shè)定得非常精細(xì)。研究表明，將死區(qū)時(shí)間從傳統(tǒng)的250ns縮減至優(yōu)化的100ns甚至更低（取決于Lm?和負(fù)載），可減少體二極管導(dǎo)通損耗，并在輕載下提升0.5%以上的效率 。

3.3 諧振頻率與工作區(qū)域選擇

為了發(fā)揮SiC的高頻優(yōu)勢(shì)并減小磁性元件體積，通常選擇300kHz至500kHz作為諧振頻率（fr?）。雖然SiC支持MHz級(jí)開(kāi)關(guān)，但超過(guò)500kHz后，利茲線（Litz wire）的鄰近效應(yīng)損耗和磁芯損耗會(huì)急劇上升，反而導(dǎo)致總效率下降。

設(shè)計(jì)準(zhǔn)則：

將工作頻率設(shè)計(jì)在諧振頻率（fr?）附近，即fsw?≈fr?。此時(shí)，LC諧振槽的阻抗最小，且不僅原邊實(shí)現(xiàn)ZVS，副邊整流管也能實(shí)現(xiàn)零電流關(guān)斷（ZCS），消除了副邊二極管的反向恢復(fù)問(wèn)題（雖然SiC二極管無(wú)反向恢復(fù)，但在同步整流MOSFET中ZCS依然關(guān)鍵以避免體二極管反向恢復(fù)損耗）。

利用SiC的寬安全工作區(qū)（SOA）和高耐壓特性，設(shè)計(jì)更高的直流母線電壓（如800V），這在相同功率下減小了電流，顯著降低了I2R損耗。

第四章 磁性元件的革命：矩陣變壓器與PCB繞組

在傳統(tǒng)的LLC設(shè)計(jì)中，變壓器往往是效率提升的瓶頸。對(duì)于大電流輸出應(yīng)用（如800V轉(zhuǎn)48V的數(shù)據(jù)中心電源8），副邊繞組的端接損耗（Termination Loss）和漏感控制至關(guān)重要。協(xié)同設(shè)計(jì)要求磁性元件必須與SiC器件的封裝形式相配合。

4.1 矩陣變壓器（Matrix Transformer）結(jié)構(gòu)

為了解決大電流下的繞組損耗問(wèn)題，采用矩陣變壓器結(jié)構(gòu)是實(shí)現(xiàn)99%效率的關(guān)鍵技術(shù)路線 。

原理： 將一個(gè)大變壓器拆分為多個(gè)小變壓器單元。例如，原邊繞組串聯(lián)，確保伏秒平衡和電流均勻；副邊繞組并聯(lián)，將輸出大電流分流。

磁通抵消（Flux Cancellation）： 這是協(xié)同設(shè)計(jì)中的精髓。通過(guò)巧妙布置多個(gè)磁芯單元的位置和繞組方向，使得相鄰磁芯柱中的磁通相互抵消。這允許移除或減薄中間的磁柱，從而將磁芯體積和磁芯損耗降低30%以上 。CPES（弗吉尼亞理工大學(xué)電力電子系統(tǒng)中心）的研究表明，這種結(jié)構(gòu)是實(shí)現(xiàn)99%效率轉(zhuǎn)換器的核心要素之一。

4.2 PCB繞組與同步整流集成

在高頻（>300kHz）下，傳統(tǒng)利茲線的端接非常困難且引入巨大的寄生電阻和電感。

PCB繞組： 利用多層PCB作為變壓器繞組，可以精確控制漏感（作為諧振電感Lr?的一部分，實(shí)現(xiàn)磁集成），并獲得極好的一致性。

SR器件集成： 為了徹底消除副邊大電流回路的端接損耗，必須將副邊的SiC或GaN同步整流MOSFET直接焊接在變壓器的PCB繞組輸出端。這種“器件埋入磁路”的協(xié)同設(shè)計(jì)消除了傳統(tǒng)設(shè)計(jì)中約0.5%的銅損。

第五章 效率數(shù)據(jù)與實(shí)證分析

基于上述設(shè)計(jì)方法，以下結(jié)合具體的SiC器件型號(hào)和參考設(shè)計(jì)，給出效率數(shù)據(jù)分析。

5.1 案例一：6kW戶儲(chǔ)高壓電池電池雙向CLLC

設(shè)計(jì)規(guī)格： 輸入380V-420V，輸出250V-450V電池電壓，雙向流動(dòng)。

核心器件： 原邊和副邊均采用650V 40mΩ SiC MOSFET（基本半導(dǎo)體同規(guī)格B3M040075Z）。

開(kāi)關(guān)頻率： 500kHz。

協(xié)同設(shè)計(jì)點(diǎn)： 利用變壓器漏感作為諧振電感（1μH），省去獨(dú)立電感；Lm?優(yōu)化至30μH以平衡ZVS與環(huán)流。

效率數(shù)據(jù)：

峰值效率： 達(dá)到 98.5% （半載點(diǎn)，約3.3kW輸出）。

滿載效率： 保持在 98.0% 以上。

功率密度： 128 W/in3。

對(duì)比： 相比傳統(tǒng)硅基方案（約96%），損耗降低了60%以上，使得散熱器體積大幅縮減。

5.2 案例二：數(shù)據(jù)中心800V轉(zhuǎn)48V直流變換器

設(shè)計(jì)目標(biāo)： 極致效率，無(wú)穩(wěn)壓（DCX模式）。

核心技術(shù)： 矩陣變壓器 + 磁通抵消 + PCB繞組集成SR。

器件選擇： 原邊采用高壓SiC，副邊采用低壓高性能硅MOSFET。

效率數(shù)據(jù)：

峰值效率： 驚人的 99.1% 。

滿載效率： >98.5%。

功率密度： 超過(guò) 700 W/in3。

分析： 這一案例證明，通過(guò)極致的磁集成和消除端接損耗，配合寬禁帶器件，99%的效率是可實(shí)現(xiàn)的。

5.3 案例三：800V總線CLLC變換器（基于基本半導(dǎo)體技術(shù)）

應(yīng)用場(chǎng)景： 下一代高壓EV充電樁。

核心器件： 基本半導(dǎo)體 B3M011C120Z（1200V, 11mΩ, 銀燒結(jié)TO-247-4）。

性能優(yōu)勢(shì)： 1200V耐壓直接適配800V總線，無(wú)需串聯(lián)器件。11mΩ的超低導(dǎo)通電阻使得在11kW滿載下的導(dǎo)通損耗極低。

效率預(yù)估： 結(jié)合軟開(kāi)關(guān)設(shè)計(jì)，該配置在滿載下有望達(dá)到 98.2% - 98.6% 的效率。TO-247-4封裝中的開(kāi)爾文源極（Kelvin Source）消除了源極電感對(duì)柵極驅(qū)動(dòng)的負(fù)反饋，加快了開(kāi)關(guān)速度，進(jìn)一步降低了關(guān)斷損耗（Eoff?）。

第六章 設(shè)計(jì)實(shí)施指南與推薦參數(shù)

為了復(fù)現(xiàn)上述高效率，建議遵循以下參數(shù)選擇與設(shè)計(jì)步驟：

6.1 器件選型推薦（基本半導(dǎo)體）

6.2 關(guān)鍵設(shè)計(jì)公式與準(zhǔn)則

勵(lì)磁電感設(shè)計(jì)上限：

Lm,max?=4?Co(er)??Vin??fsw?tdead,max??n?Vout??×MarginFactor

注：使用Co(er)?而非數(shù)據(jù)手冊(cè)中的單一Coss?值。

死區(qū)時(shí)間設(shè)定下限：

tdead,min?=Im,peak?2?Vin??Co(tr)??

注：必須保證tdead?大于此值以實(shí)現(xiàn)ZVS，但不可過(guò)大以免體二極管導(dǎo)通。

諧振槽品質(zhì)因數(shù)（Q）選擇：

對(duì)于追求最高效率的非寬范圍調(diào)壓應(yīng)用（如DCX），應(yīng)設(shè)計(jì)極低的Q值（Q < 0.2），這使得增益曲線平坦，且諧振電流有效值最小，接近負(fù)載電流折算值。

PCB布局：

使用開(kāi)爾文連接驅(qū)動(dòng)SiC MOSFET。

最小化諧振回路的環(huán)路面積，減少輻射EMI。

在矩陣變壓器中，采用“交錯(cuò)并聯(lián)”（Interleaving）的繞組布局（P-S-P-S），以利用鄰近效應(yīng)降低交流電阻（Rac?）。

第七章 結(jié)論

SiC MOSFET與LLC諧振變換器的協(xié)同設(shè)計(jì)，本質(zhì)上是一場(chǎng)對(duì)損耗的“圍剿戰(zhàn)”。通過(guò)選用如基本半導(dǎo)體B3M系列這樣具備低RDS(on)?、低Coss?和銀燒結(jié)工藝的先進(jìn)SiC器件，我們獲得了物理層面的先發(fā)優(yōu)勢(shì)。然而，要將這一優(yōu)勢(shì)轉(zhuǎn)化為99%的系統(tǒng)效率，必須在電路層面實(shí)施深度優(yōu)化：

精確的電荷管理： 依據(jù)SiC非線性電容特性，精確計(jì)算勵(lì)磁電流，在確保ZVS的同時(shí)最小化環(huán)流。

極致的時(shí)序控制： 采用自適應(yīng)死區(qū)技術(shù)，消除SiC體二極管的高壓降導(dǎo)通損耗。

創(chuàng)新的磁路架構(gòu)： 引入矩陣變壓器和磁集成技術(shù)，打破大電流下的磁性元件損耗瓶頸。

隨著800V高壓平臺(tái)的普及和SiC成本的進(jìn)一步優(yōu)化，這種協(xié)同設(shè)計(jì)方法將成為未來(lái)幾年高性能電源轉(zhuǎn)換器的主流設(shè)計(jì)范式，推動(dòng)電力電子行業(yè)進(jìn)入一個(gè)高效、高密、高可靠性的新紀(jì)元。

審核編輯 黃宇