提到高性能的DC-DC變換器，LLC絕對是繞不開的話題。它能輕松實(shí)現(xiàn)開關(guān)管的零電壓開通（ZVS），大幅降低開關(guān)損耗，使得電源的效率和功率密度再上一個(gè)臺階。

然而，相比于傳統(tǒng)的Buck、Boost拓?fù)洌琇LC的設(shè)計(jì)確實(shí)要復(fù)雜不少。諧振腔的參數(shù)如何確定？增益曲線怎么看？K值和Q值到底怎么選？這些問題常常困擾著許多工程師。今天，我們就由淺入深，把LLC設(shè)計(jì)的核心啃下來

為什么MOSFET需要零電壓開關(guān)（ZVS）？

要理解LLC，首先要明白它解決了什么核心問題。對于傳統(tǒng)的硬開關(guān)拓?fù)?，MOSFET在開通瞬間，其兩端電壓（Vds）還很高，此時(shí)電流（Id）迅速上升，電壓和電流的交疊會產(chǎn)生巨大的開通損耗。這個(gè)損耗可以簡單表示為 ? * Cds * Vds2，在高速開關(guān)應(yīng)用中尤為突出。

而零電壓開關(guān)（ZVS），顧名思義，就是在MOSFET開通之前，通過諧振讓其Vds電壓自然下降到零。此時(shí)再開啟MOSFET，開通損耗幾乎為零，效率自然就高了。

那么如何實(shí)現(xiàn)ZVS呢？關(guān)鍵在于：在驅(qū)動信號到來之前，需要有一股電流從MOSFET的S極流向D極（即流過其體二極管），從而將Vds鉗位在零附近。LLC諧振拓?fù)渚湍芮擅畹貏?chuàng)造出這個(gè)條件。

LLC的架構(gòu)：不止是LC，而是LLC

LLC的經(jīng)典架構(gòu)由一個(gè)諧振電容Cr、一個(gè)諧振電感Ls和一個(gè)并聯(lián)的勵(lì)磁電感Lp組成（通常Ls和Lp集成在變壓器中）。這三個(gè)元件構(gòu)成了一個(gè)諧振網(wǎng)絡(luò)。

與傳統(tǒng)的串聯(lián)諧振（LC）只有一個(gè)諧振頻率不同，由于勵(lì)磁電感Lp的存在，LLC電路擁有兩個(gè)諧振頻率：

諧振頻率fr: 由Ls和Cr決定， fr = 1 / (2π * √(Ls*Cr))

另一個(gè)諧振頻率fr2: 由(Ls+Lp)和Cr決定。

正是這兩個(gè)諧振點(diǎn)的存在，賦予了LLC獨(dú)特的增益特性，使其能夠在寬輸入電壓和負(fù)載范圍內(nèi)高效工作。

一張圖看懂穩(wěn)壓原理

LLC是如何實(shí)現(xiàn)穩(wěn)壓的？答案是通過改變開關(guān)頻率。

理解這一點(diǎn)的關(guān)鍵，就是下面這張LLC的DC特性曲線圖。這張圖是LLC設(shè)計(jì)的核心與精髓。

這張圖告訴我們：

縱軸是增益，即 n * Vo / Vin（n為變壓器變比）。

橫軸是歸一化頻率，即 開關(guān)頻率fs / 諧振頻率fr。

不同的曲線代表不同的負(fù)載，負(fù)載越重，Q值（品質(zhì)因數(shù)）越大。

增益曲線的峰值點(diǎn)左側(cè)是ZCS（零電流開關(guān)）區(qū)，右側(cè)是ZVS（零電壓開關(guān)）區(qū)。設(shè)計(jì)時(shí)必須保證電路始終工作在ZVS區(qū)！

穩(wěn)壓原理：當(dāng)輸入電壓Vin變化或負(fù)載（Q值）變化時(shí)，為了保持輸出電壓Vo不變，控制器會自動調(diào)節(jié)開關(guān)頻率fs，讓工作點(diǎn)在對應(yīng)的曲線上移動，從而找到一個(gè)新的、能夠穩(wěn)定輸出電壓的增益點(diǎn)。

為了更直觀地理解，我們可以看看不同工作頻率下的波形：

f > fr (ZVS區(qū)域1)：開關(guān)頻率高于諧振頻率，電流波形滯后于電壓波形，上管開通前電流已為負(fù)（S->D），實(shí)現(xiàn)ZVS。

f = fr (諧振點(diǎn))：開關(guān)頻率等于諧振頻率，輸入阻抗為純阻性，電流與電壓同相。

f < fr (ZVS區(qū)域2)：開關(guān)頻率低于諧振頻率，但仍在ZVS區(qū)，同樣能實(shí)現(xiàn)軟開關(guān)。

LLC的設(shè)計(jì)方法

理論看懂了，怎么動手設(shè)計(jì)呢？

目標(biāo)：求解出諧振元件的值 Cr, Ls, Lp。

整個(gè)設(shè)計(jì)過程的核心，就是確定兩個(gè)關(guān)鍵參數(shù)：k 和 Q。

第一步：確定k值 (電感比)

k = Lp / Ls

k值決定了增益曲線的形狀。k值越小，增益隨頻率變化的范圍越窄；k值越大，范圍越寬。

同時(shí)，k值也影響MOSFET的損耗。k值越大，在諧振點(diǎn)附近的導(dǎo)通和開關(guān)損耗越低。

工程建議：綜合考慮，k值一般取2.5 ~ 6的范圍。

第二步：確定Q值 (品質(zhì)因數(shù))

Q值反映了負(fù)載情況，滿載時(shí)Q值最大。

Q值影響初級電流有效值。在k值固定后，Q值越大，環(huán)流越小，初級RMS電流越小，效率越高。因此，在保證ZVS的前提下，應(yīng)盡量選用大的Q值。

通過將系統(tǒng)在最低輸入、滿載輸出（此時(shí)需要最大增益Gmax）的邊界條件代入增益公式，就可以求解出Q值。

第三步：求解所有參數(shù)
一旦k和Q值確定，再結(jié)合系統(tǒng)在最高輸入、空載輸出（此時(shí)需要最小增益Gmin）的條件，就可以唯一確定最小、最大開關(guān)頻率以及所有的諧振元件值。

我們直接引用計(jì)算結(jié)果公式，供大家在設(shè)計(jì)時(shí)參考：

此外，還有一個(gè)非常重要的ZVS限制條件需要核算，即勵(lì)磁電流Im要大于某個(gè)值，才能保證在最高輸入電壓下實(shí)現(xiàn)ZVS。如果不滿足，則需要重新選擇Q值。

通過這篇內(nèi)容，我們可以看到，LLC的設(shè)計(jì)雖然計(jì)算復(fù)雜，但其背后的邏輯是清晰且有章可循的：

理解ZVS是選擇LLC的初衷。

掌握DC增益曲線是理解其工作原理的關(guān)鍵。

合理選擇k和Q值是設(shè)計(jì)的核心步驟。

代入邊界條件，求解參數(shù)是最終的落地執(zhí)行。