SGM61169：高效6A同步降壓轉(zhuǎn)換器的深度解析與應(yīng)用指南

在電子工程師的日常工作中，電源管理芯片是電路設(shè)計(jì)的核心之一。今天，我們就來(lái)深入探討一款高性能的同步降壓轉(zhuǎn)換器——SGM61169，看看它在實(shí)際應(yīng)用中能為我們帶來(lái)哪些優(yōu)勢(shì)。

文件下載：SGM61169.pdf

一、SGM61169概述

SGM61169是一款高效的6A同步降壓轉(zhuǎn)換器，具有4V至18V的寬輸入電壓范圍，輸出電壓范圍為0.5V至7V。它采用了創(chuàng)新的模擬電流模式（IECM）控制，結(jié)合固定頻率和內(nèi)部補(bǔ)償，集成了高端和低端MOSFET，能夠在高達(dá)150℃的結(jié)溫環(huán)境下可靠工作，非常適合無(wú)線基站等對(duì)熱性能要求較高的應(yīng)用場(chǎng)景。

1.1 主要特性

• 寬輸入輸出范圍：4V - 18V輸入，0.5V - 7V輸出，滿足多種應(yīng)用需求。
• 可選擇的開關(guān)頻率：提供5種可選的開關(guān)頻率（500kHz、750kHz、1MHz、1.5MHz和2.2MHz），可通過(guò)SYNC/FSEL引腳進(jìn)行設(shè)置，還支持外部時(shí)鐘同步，方便優(yōu)化轉(zhuǎn)換器的效率和尺寸。
• 豐富的保護(hù)功能：具備過(guò)壓保護(hù)（OVP）、欠壓保護(hù)（UVP）、過(guò)流保護(hù)（OCP）和熱關(guān)斷等全面的保護(hù)機(jī)制，確保芯片在各種異常情況下的安全性。
• 可配置參數(shù)：可選擇軟啟動(dòng)時(shí)間（0.5ms、1ms、2ms和4ms）、電流限制（支持6A和3A操作），以及三種可選的PWM斜坡選項(xiàng)，以優(yōu)化控制環(huán)路性能。
• 電源良好輸出監(jiān)控：PGOOD引腳可用于監(jiān)控輸出電壓是否在正常范圍內(nèi)，方便系統(tǒng)進(jìn)行故障診斷。

二、引腳配置與功能

SGM61169采用TQFN - 3×2.5 - 14L封裝，各引腳功能如下：

• SYNC/FSEL：外部時(shí)鐘同步和頻率選擇引腳，通過(guò)連接到地的電阻來(lái)設(shè)置開關(guān)頻率，也可接受外部時(shí)鐘信號(hào)進(jìn)行同步。
• MODE：用于選擇電流限制、軟啟動(dòng)時(shí)間和PWM斜坡，通過(guò)連接到地的電阻進(jìn)行配置。
• PGOOD：電源良好開漏輸出引腳，用于指示輸出電壓是否正常。
• FB：反饋輸入引腳，通過(guò)連接到電阻分壓器的中點(diǎn)來(lái)編程輸出電壓。
• AGND：模擬地。
• BP5：內(nèi)部4.5V穩(wěn)壓器輸出，需通過(guò)2.2μF電容旁路到AGND。
• EN：使能輸入引腳，可通過(guò)電阻分壓器調(diào)整輸入欠壓鎖定（UVLO）和遲滯。
• VIN：電源輸入引腳，建議在靠近IC的每個(gè)VIN引腳到PGND之間放置10nF至100nF的電容。
• PGND：低端功率MOSFET的接地返回。
• SW：轉(zhuǎn)換器的開關(guān)節(jié)點(diǎn)輸出，連接到輸出電感的一端。
• BOOT：用于為高端柵極驅(qū)動(dòng)器供電的自舉輸入，需在該引腳和SW引腳之間連接電容。

三、電氣特性分析

3.1 電源電壓相關(guān)特性

• 工作非開關(guān)電源電流：在V_EN = 1.3V、V_FB = 550mV、1MHz條件下，典型值為1720μA。
• 關(guān)斷電源電流：V_EN = 0V時(shí)，典型值為5.2μA。
• VIN UVLO上升閾值：典型值為4V，具有150mV的遲滯。

3.2 使能和UVLO特性

• EN電壓上升閾值：典型值為1.2V，上升時(shí)使能開關(guān)。
• EN電壓下降閾值：典型值為1.1V，下降時(shí)禁用開關(guān)。
• EN電壓遲滯：典型值為100mV。

3.3 內(nèi)部LDO BP5特性

• 輸出電壓：V_IN = 12V時(shí)，典型值為4.5V。
• 壓差電壓：V_IN = 3.8V、I_OUT = 10mA時(shí)，最大為300mV。
• 短路電流限制：V_IN = 12V、V_BP5 = 3.5V時(shí)，典型值為75mA。

3.4 參考電壓特性

• 內(nèi)部參考電壓：在T_J = +25℃時(shí)，典型值為500mV，精度為±0.5%。

3.5 開關(guān)頻率和振蕩器特性

開關(guān)頻率可通過(guò)連接到SYNC/FSEL引腳的電阻進(jìn)行編程，不同電阻值對(duì)應(yīng)不同的開關(guān)頻率，如R_FSEL ≥ 24.3kΩ時(shí)，開關(guān)頻率為500kHz。

3.6 軟啟動(dòng)特性

軟啟動(dòng)時(shí)間可通過(guò)連接到MODE引腳的電阻進(jìn)行選擇，有0.5ms、1ms、2ms和4ms四種可選。

3.7 功率級(jí)特性

• 高端MOSFET導(dǎo)通電阻：T_J = +25℃、V_IN = 12V、V_BOOT - SW = 4.5V時(shí)，典型值為25mΩ。
• 低端MOSFET導(dǎo)通電阻：根據(jù)不同的電流限制選擇，高電流限制時(shí)典型值為6.2mΩ，低電流限制時(shí)典型值為11.6mΩ。

四、典型性能特性

4.1 電壓參考與結(jié)溫關(guān)系

電壓參考值在不同結(jié)溫下保持相對(duì)穩(wěn)定，在-50℃至150℃的溫度范圍內(nèi)，變化較小，體現(xiàn)了芯片良好的溫度穩(wěn)定性。

4.2 開關(guān)頻率與結(jié)溫關(guān)系

開關(guān)頻率在不同結(jié)溫下也能保持相對(duì)穩(wěn)定，確保了轉(zhuǎn)換器在不同溫度環(huán)境下的正常工作。

4.3 效率與輸出電流關(guān)系

在不同的輸出電壓和開關(guān)頻率下，效率隨著輸出電流的增加而變化。一般來(lái)說(shuō)，在中等輸出電流時(shí)效率較高，工程師可以根據(jù)實(shí)際應(yīng)用需求選擇合適的開關(guān)頻率和輸出電壓，以達(dá)到最佳的效率。

4.4 線路和負(fù)載調(diào)節(jié)特性

線路調(diào)節(jié)和負(fù)載調(diào)節(jié)特性良好，輸出電壓在不同輸入電壓和輸出電流變化時(shí)能夠保持穩(wěn)定，保證了系統(tǒng)的可靠性。

五、詳細(xì)工作原理

5.1 創(chuàng)新模擬電流模式（IECM）控制

IECM是一種模擬峰值電流控制拓?fù)?，通過(guò)內(nèi)部斜率補(bǔ)償機(jī)制模擬電感電流信息，滿足了低ESR電容（如多層陶瓷電容）的應(yīng)用需求。它能夠在穩(wěn)態(tài)和動(dòng)態(tài)負(fù)載條件下確?？煽啃阅?，同時(shí)無(wú)需復(fù)雜的外部補(bǔ)償電路，簡(jiǎn)化了設(shè)計(jì)。

5.2 輸入欠壓鎖定（UVLO）

VIN引腳內(nèi)置了UVLO電路，當(dāng)輸入電壓過(guò)低時(shí)，會(huì)禁用芯片以防止故障。內(nèi)部VIN_UVLO上升閾值典型值為4V，具有150mV的遲滯。

5.3 EN引腳和UVLO編程

EN引腳用于開啟和關(guān)閉芯片。當(dāng)EN電壓高于使能上升閾值時(shí)，芯片開始工作；低于使能下降閾值時(shí)，停止開關(guān)并將芯片電流降至極低的靜態(tài)關(guān)斷水平。通過(guò)電阻分壓器可以對(duì)UVLO閾值進(jìn)行編程。

5.4 輸出放電

芯片內(nèi)置了放電電路，當(dāng)芯片因EN、VIN UVLO、熱關(guān)斷或進(jìn)入打嗝模式而關(guān)閉時(shí)，輸出電容會(huì)通過(guò)內(nèi)部放電電阻（典型值為66Ω）進(jìn)行放電。但當(dāng)V_IN小于2V（典型值）或V_EN小于0.8V（典型值）時(shí)，芯片無(wú)放電能力。

5.5 軟啟動(dòng)和預(yù)偏置輸出

在啟動(dòng)過(guò)程中，芯片通過(guò)逐漸升高參考電壓來(lái)減少浪涌電流。提供四種可配置的軟啟動(dòng)時(shí)間，通過(guò)連接到MODE引腳的電阻進(jìn)行設(shè)置。在預(yù)偏置輸出條件下啟動(dòng)時(shí)，芯片會(huì)主動(dòng)阻止放電電流，確保電壓平穩(wěn)上升。

5.6 電源良好（PG）輸出

PG是一個(gè)開漏輸出引腳，用于指示輸出電壓是否正常。當(dāng)FB引腳電壓在參考電壓的92%至108%之間時(shí)，PG處于高阻抗?fàn)顟B(tài)；低于84%或高于116%時(shí)，PG被拉低。

5.7 開關(guān)頻率設(shè)置和同步

開關(guān)頻率可通過(guò)連接到SYNC/FSEL引腳的電阻進(jìn)行編程，也可通過(guò)外部時(shí)鐘信號(hào)進(jìn)行同步。在同步到外部時(shí)鐘時(shí)，需要在該引腳和地之間連接電阻，且外部時(shí)鐘頻率范圍不能超過(guò)SYNC/FSEL電阻設(shè)置頻率的±20%。

5.8 過(guò)流保護(hù)

• 高端開關(guān)過(guò)流保護(hù)：當(dāng)高端MOSFET導(dǎo)通時(shí)，會(huì)有一個(gè)消隱時(shí)間來(lái)抑制噪聲干擾。如果超過(guò)高端過(guò)流閾值，高端MOSFET會(huì)立即關(guān)閉，低端MOSFET導(dǎo)通。如果連續(xù)15個(gè)周期檢測(cè)到高端過(guò)流事件，芯片將進(jìn)入打嗝模式。
• 低端MOSFET過(guò)流保護(hù)：低端MOSFET導(dǎo)通時(shí)也有消隱時(shí)間。當(dāng)電感電流超過(guò)低端過(guò)流閾值時(shí)，低端MOSFET會(huì)保持導(dǎo)通，直到下一個(gè)PWM信號(hào)到來(lái)，高端MOSFET才會(huì)導(dǎo)通。

5.9 負(fù)電感電流保護(hù)

當(dāng)?shù)投薓OSFET的負(fù)過(guò)流閾值被超過(guò)時(shí)，低端MOSFET會(huì)立即關(guān)閉，電流將通過(guò)高端MOSFET的體二極管流動(dòng)。

5.10 輸出過(guò)壓和欠壓保護(hù)

• 過(guò)壓保護(hù)（OVP）：當(dāng)發(fā)生OVP事件時(shí)，芯片會(huì)通過(guò)導(dǎo)通低端MOSFET將輸出電壓迅速降低到安全水平，直到達(dá)到負(fù)電流閾值，然后電流通過(guò)高端MOSFET的體二極管流動(dòng)。開關(guān)頻率變?yōu)槟J(rèn)頻率的一半，直到VFB低于參考電壓的108%（典型值），芯片重新啟動(dòng)并執(zhí)行軟啟動(dòng)周期。
• 欠壓保護(hù)（UVP）：當(dāng)檢測(cè)到欠壓條件時(shí)，芯片立即進(jìn)入打嗝模式，等待七個(gè)軟啟動(dòng)周期后再嘗試重啟。OVP和UVP保護(hù)在軟啟動(dòng)序列完成后才會(huì)啟用。

5.11 熱保護(hù)和關(guān)斷

芯片內(nèi)置了熱保護(hù)功能，當(dāng)結(jié)溫超過(guò)TSD時(shí)，開關(guān)停止，芯片關(guān)閉。當(dāng)結(jié)溫下降到TSD以下12℃時(shí)，芯片會(huì)自動(dòng)恢復(fù)并進(jìn)行軟啟動(dòng)。

六、應(yīng)用信息

6.1 設(shè)計(jì)要求和參數(shù)

以一個(gè)典型的3.3V輸出電壓應(yīng)用為例，設(shè)計(jì)要求包括輸入電壓4V至18V、輸出電壓3.3V、輸出電流≤6A、開關(guān)頻率1000kHz、穩(wěn)態(tài)輸出紋波電壓10mV等。根據(jù)這些要求，選擇合適的外部組件，如電容、電感和電阻等。

6.2 組件選擇

• 開關(guān)頻率選擇：開關(guān)頻率可在500kHz至2.2MHz范圍內(nèi)配置，通過(guò)連接到SYNC/FSEL引腳的外部電阻進(jìn)行設(shè)置。較高的開關(guān)頻率可以減小電感和輸出電容的尺寸，但會(huì)增加開關(guān)損耗，降低效率。在低輸出電壓應(yīng)用中，最大可實(shí)現(xiàn)頻率受高端最小可控導(dǎo)通時(shí)間限制；在高輸出電壓應(yīng)用中，受高端最小可控關(guān)斷時(shí)間限制。
• 輸入電容選擇：使用陶瓷電容（如X5R、X7R）進(jìn)行VIN和PGND引腳之間的去耦，電容應(yīng)盡可能靠近IC放置。對(duì)于長(zhǎng)輸入走線或瞬態(tài)負(fù)載需求的應(yīng)用，可能需要額外的大容量電容。電容的電壓額定值應(yīng)超過(guò)最大輸入電壓，紋波電流額定值應(yīng)超過(guò)計(jì)算得到的最大輸入RMS電容電流。
• 電感選擇：電感電流紋波由電感值決定，較小的電感值會(huì)導(dǎo)致較高的峰峰值電流，增加轉(zhuǎn)換器的傳導(dǎo)損耗；較大的電感值會(huì)導(dǎo)致瞬態(tài)響應(yīng)變慢，尺寸增大。ISAT應(yīng)高于IL_MAX，并保留足夠的余量。一般來(lái)說(shuō)，電感峰峰值電流選擇在最大輸出電流的20%至40%之間。
• 輸出電容選擇：輸出電容的選擇需要考慮輸出電壓紋波和負(fù)載瞬態(tài)響應(yīng)性能。在負(fù)載電流瞬變時(shí)，輸出電容作為電荷緩沖器來(lái)穩(wěn)定輸出電壓。輸出電壓偏差可通過(guò)相關(guān)公式進(jìn)行估算，同時(shí)要考慮電感電流紋波和電容阻抗對(duì)穩(wěn)態(tài)輸出紋波電壓的影響。
• 輸出電壓調(diào)整：通過(guò)選擇合適的反饋電阻（R1和R2）來(lái)設(shè)置所需的輸出電壓，公式為V_OUT = V_REF × (1 + R1/R2)。建議選擇R2值小于4.99kΩ，以減少FB引腳的噪聲敏感性。
• 斜坡配置和環(huán)路補(bǔ)償設(shè)計(jì)：斜坡設(shè)置可通過(guò)MODE引腳進(jìn)行調(diào)整，一般有1pF、2pF、4pF三種配置。根據(jù)輸出電壓、開關(guān)頻率、電感和輸出電容的值選擇合適的斜坡電容。同時(shí)，可以引入前饋電容（C_FF）來(lái)增強(qiáng)相位裕度，但要注意避免過(guò)大的C_FF引入輸出噪聲。
• 自舉電容：在BOOT - SW引腳之間使用100nF陶瓷電容，電容額定電壓不低于10V?？赏ㄟ^(guò)在自舉路徑中插入限流電阻來(lái)降低高端MOSFET的開關(guān)速度，但會(huì)引入一定的效率下降。

6.3 布局指南

PCB布局對(duì)于高頻開關(guān)電源至關(guān)重要，良好的布局可以提高系統(tǒng)的整體性能，避免穩(wěn)定性問(wèn)題和EMI問(wèn)題。以下是一些布局建議：

• 使用直接和寬的走線來(lái)布線功率路徑，以確保低的走線寄生電阻和電感。
• 將10nF至100nF的低ESR去耦電容盡可能靠近VIN - PGND引腳放置，其余輸入電容也應(yīng)靠近它們。避免將其余輸入電容放置在PCB的另一層，如有需要，應(yīng)使用足夠的過(guò)孔來(lái)降低阻抗。
• 通過(guò)靠近VIN引腳的過(guò)孔連接到其他層的VIN網(wǎng)絡(luò)，以降低阻抗。
• 將電感盡可能靠近引腳10放置，以減少SW節(jié)點(diǎn)的走線長(zhǎng)度，提高EMI性能。
• 將輸入和輸出電容的接地返回端靠近PGND引腳并在同一點(diǎn)連接，以避免地電位偏移和最小化高頻電流路徑。
• 保持輸出電壓感測(cè)走線、SYNC/FSEL引腳和FB引腳連接遠(yuǎn)離高頻和噪聲導(dǎo)體，如功率走線和SW節(jié)點(diǎn)或其他系統(tǒng)的高頻信號(hào)線，以避免磁和電噪聲耦合。
• 使用多個(gè)過(guò)孔靠近PGND引腳將各層的PGND銅箔網(wǎng)絡(luò)直接連接在一起，以利于降噪和散熱。
• AGND引腳必須僅通過(guò)幾個(gè)相對(duì)集中的過(guò)孔連接到PGND網(wǎng)絡(luò)，這些過(guò)孔不能離AGND引腳太遠(yuǎn)。
• 將BOOT - SW電容盡可能靠近BOOT（引腳14）和SW（引腳13）放置，BP5和AGND引腳同理。
• FB的下電阻、FSEL電阻和MODE電阻需要連接到AGND島。

七、總結(jié)

SGM61169作為一款高性能的同步降壓轉(zhuǎn)換器，具有寬輸入輸出范圍、豐富的保護(hù)功能、可配置的參數(shù)和良好的性能特性。通過(guò)合理選擇外部組件和優(yōu)化PCB布局，工程師可以充分發(fā)揮其優(yōu)勢(shì)，滿足各種應(yīng)用的需求。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用場(chǎng)景和要求，仔細(xì)考慮每個(gè)參數(shù)和組件的選擇，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用SGM61169或其他類似芯片時(shí)，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。