探索AD9551：多功能時鐘發(fā)生器的技術(shù)剖析與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，時鐘發(fā)生器是確保系統(tǒng)穩(wěn)定運(yùn)行的關(guān)鍵組件之一。今天，我們將深入探討Analog Devices的AD9551多功能時鐘發(fā)生器，了解其特性、工作原理、應(yīng)用場景以及設(shè)計(jì)要點(diǎn)。

文件下載：AD9551.pdf

一、AD9551概述

AD9551是一款功能強(qiáng)大的時鐘發(fā)生器，能夠?qū)崿F(xiàn)任意兩種標(biāo)準(zhǔn)網(wǎng)絡(luò)速率之間的轉(zhuǎn)換。它具備雙參考輸入和雙時鐘輸出，支持多種操作模式，適用于多業(yè)務(wù)交換機(jī)、多業(yè)務(wù)路由器等多種應(yīng)用場景。

1.1 主要特性

• 頻率轉(zhuǎn)換靈活：支持標(biāo)準(zhǔn)網(wǎng)絡(luò)速率轉(zhuǎn)換和任意有理速率轉(zhuǎn)換，輸出頻率范圍為10 MHz至900 MHz，輸入頻率范圍為19.44 MHz至806 MHz。
• 多模式支持：具備正常模式和19.44 MHz模式，可根據(jù)不同需求進(jìn)行選擇。
• 高性能指標(biāo)：滿足OC - 192高頻抖動生成要求，支持標(biāo)準(zhǔn)前向糾錯（FEC）速率，支持無中斷切換和相位建立。
• 接口與供電：采用SPI兼容的3線編程接口，單電源（3.3 V）供電。

二、工作原理

2.1 架構(gòu)組成

AD9551采用兩級級聯(lián)PLL架構(gòu)。第一級由分?jǐn)?shù)分頻（通過SDM）和基于晶體諧振器的DCXO數(shù)字PLL組成，DCXO依賴19.44 MHz至52 MHz的外部晶體，工作在晶體諧振頻率附近的窄頻率范圍（±50 ppm），具有約180 Hz的環(huán)路帶寬，可對輸入?yún)⒖?a target="_blank">信號進(jìn)行初始抖動清理。第二級是頻率倍增PLL，將第一級輸出頻率（19.44 MHz至104 MHz）提升至約3.7 GHz，通過基于SDM的分?jǐn)?shù)反饋分頻器實(shí)現(xiàn)分?jǐn)?shù)頻率倍增，可編程整數(shù)分頻器最終將輸出頻率設(shè)定為最高900 MHz。

2.2 參考信號處理

AD9551包含參考信號處理模塊，可實(shí)現(xiàn)兩個參考輸入之間的平滑切換。該模塊自動檢測參考輸入信號的存在，若只有一個輸入，則將其作為活動參考；若兩個輸入都存在，則一個為活動參考，另一個為備用參考。當(dāng)活動參考失效時，會自動切換到備用參考，反之亦然。

2.3 保持模式

當(dāng)兩個參考信號都不可用時，AD9551支持保持模式。此時，外部晶體為切換和保持功能提供時鐘源，設(shè)備在保持模式下維持穩(wěn)定的輸出信號，直到參考信號恢復(fù)。

三、性能指標(biāo)

3.1 參考時鐘輸入特性

參考時鐘輸入頻率范圍為19.44 MHz至806 MHz，輸入電容典型值為3 pF，輸入電阻典型值為6 kΩ，占空比范圍為40%至60%。

3.2 輸出特性

• LVPECL模式：差分輸出電壓擺幅為690 - 889 mV，共模輸出電壓為VDD - 1.77 V至VDD - 1.20 V，頻率范圍為0 - 900 MHz。
• LVDS模式：差分輸出電壓擺幅平衡時為247 - 454 mV，不平衡時絕對差值為25 mV，共模偏移電壓為1.125 - 1.375 V，頻率范圍為0 - 900 MHz。
• CMOS模式：輸出電壓高為2.8 V（IOH = 10 mA或1 mA），輸出電壓低為0.3 - 0.5 V（IOL = 10 mA或1 mA），頻率范圍為0 - 200 MHz。

3.3 抖動特性

在不同頻率范圍內(nèi)，抖動生成指標(biāo)表現(xiàn)良好，如在12 kHz至20 MHz范圍內(nèi)，抖動典型值為1.3 ps rms（fIN = 19.44 MHz，fOUT = 622.08 MHz）。

3.4 晶體振蕩器特性

晶體頻率范圍為19 - 52 MHz，公差為20 ppm，晶體運(yùn)動電阻為100 Ω，DCXO負(fù)載電容控制范圍為3 - 21 pF。

3.5 功耗

總電流典型值為195 mA（最大輸出頻率且兩個輸出通道均激活），不同引腳的VDD電流也有相應(yīng)的典型值。

四、應(yīng)用場景

4.1 多業(yè)務(wù)交換機(jī)和路由器

AD9551能夠精確實(shí)現(xiàn)網(wǎng)絡(luò)時鐘頻率轉(zhuǎn)換，為多業(yè)務(wù)交換機(jī)和路由器提供穩(wěn)定的時鐘信號，確保數(shù)據(jù)的準(zhǔn)確傳輸和處理。

4.2 通用頻率轉(zhuǎn)換

在需要進(jìn)行頻率轉(zhuǎn)換的各種通用應(yīng)用中，AD9551的靈活性使其能夠滿足不同的頻率需求。

五、設(shè)計(jì)要點(diǎn)

5.1 頻率選擇與配置

通過外部控制引腳（A[3:0]、B[3:0]和Y[3:0]）可設(shè)置預(yù)定義的分頻值，實(shí)現(xiàn)特定的輸入 - 輸出頻率比。對于其他頻率比需求，可通過串口進(jìn)行編程。

5.2 外部晶體選擇

外部晶體的選擇至關(guān)重要，其諧振頻率應(yīng)在19.44 MHz至52 MHz范圍內(nèi)，且負(fù)載電容和頻率公差需滿足要求，以確保DCXO的正常工作。

5.3 環(huán)路濾波器電容

輸出PLL環(huán)路濾波器需要連接外部電容，正常模式下使用12 nF電容，19.44 MHz模式下使用100 nF電容，并需調(diào)整輸出PLL電荷泵電流。

5.4 串行控制端口

AD9551的串行控制端口支持單字節(jié)或多字節(jié)傳輸，以及MSB先或LSB先的傳輸格式。使用時需注意指令字的格式和操作流程，以及寄存器的讀寫操作。

六、總結(jié)

AD9551作為一款多功能時鐘發(fā)生器，憑借其靈活的頻率轉(zhuǎn)換能力、高性能的抖動特性和豐富的功能，在多業(yè)務(wù)網(wǎng)絡(luò)設(shè)備和通用頻率轉(zhuǎn)換應(yīng)用中具有廣泛的應(yīng)用前景。在設(shè)計(jì)過程中，工程師需要根據(jù)具體需求合理選擇頻率配置、外部晶體和環(huán)路濾波器電容等參數(shù)，同時熟練掌握串行控制端口的操作，以確保設(shè)備的穩(wěn)定運(yùn)行。你在使用AD9551或其他時鐘發(fā)生器時遇到過哪些問題呢？歡迎在評論區(qū)分享交流。