MAX9491：多功能時(shí)鐘發(fā)生器的技術(shù)剖析

引言

在通信應(yīng)用的世界里，時(shí)鐘發(fā)生器扮演著至關(guān)重要的角色。MAX9491作為一款多功能時(shí)鐘發(fā)生器，以其獨(dú)特的性能和特性，為通信、數(shù)據(jù)網(wǎng)絡(luò)等多個(gè)領(lǐng)域提供了可靠的時(shí)鐘解決方案。今天，我們就來(lái)深入剖析一下這款產(chǎn)品。

文件下載：MAX9491.pdf

產(chǎn)品概述

MAX9491是一款專(zhuān)為通信應(yīng)用設(shè)計(jì)的多功能時(shí)鐘發(fā)生器。它具有工廠可編程的PLL輸出，頻率范圍可在4MHz到200MHz之間靈活設(shè)置，能滿足多種不同的應(yīng)用需求。該產(chǎn)品采用一次性可編程（OTP）ROM來(lái)對(duì)PLL輸出進(jìn)行編程，同時(shí)集成了電壓控制晶體振蕩器（VCXO），通過(guò)直流電壓進(jìn)行調(diào)諧，其輸出作為PLL的輸入，VCXO具有±200ppm（典型值）的寬調(diào)諧范圍。OTP在工廠根據(jù)客戶(hù)要求進(jìn)行預(yù)設(shè)，如果需要特定頻率的樣品，可以聯(lián)系工廠獲取。

產(chǎn)品特性

頻率范圍靈活

• 晶體時(shí)鐘參考頻率范圍為5MHz至35MHz，驅(qū)動(dòng)時(shí)鐘參考頻率范圍為5MHz至50MHz。
• 輸出頻率范圍為4MHz至200MHz，能夠適應(yīng)不同的系統(tǒng)需求。

  低抖動(dòng)性能

  在197MHz時(shí)，PLL的RMS抖動(dòng)低于13ps，確保了時(shí)鐘信號(hào)的穩(wěn)定性和準(zhǔn)確性。

  集成VCXO

  集成的VCXO具有±200ppm的調(diào)諧范圍，為時(shí)鐘信號(hào)的微調(diào)提供了便利。

  多種封裝形式

  提供14引腳TSSOP和20引腳TQFN（5mm x 5mm）兩種封裝形式，方便不同的應(yīng)用場(chǎng)景選擇。

  寬溫度范圍

  工作溫度范圍為 -40°C至 +85°C，適用于各種惡劣的環(huán)境條件。

電氣特性

直流電氣特性

• 電源電壓：VDD和VDDA的范圍為 +3.0V至 +3.6V，典型值為3.3V。
• 輸入輸出電平：LVCMOS輸入高電平VIH為2.0VDD，低電平VIL為0至0.8V；時(shí)鐘輸出CLK_OUT的高電平VOH在IOH = -4mA時(shí)為VDD - 0.6V，低電平VOL在IOL = 4mA時(shí)為0.4V。
• 電流特性：數(shù)字和模擬電源的總電流IDC在fOUT = 45MHz、無(wú)負(fù)載、fIN = 13MHz時(shí)為10mA，掉電電流IDC2在PD為低電平時(shí)為60μA。

  交流電氣特性

• 輸出時(shí)鐘特性：最小頻率范圍在fIN = 5MHz至50MHz時(shí)為4MHz，最大頻率范圍在CL < 5pF時(shí)為133至200MHz；時(shí)鐘上升時(shí)間tR在20%至80%的VDD、fOUT = 80MHz、fIN = 13MHz時(shí)典型值為1.5ns，下降時(shí)間tF在80%至20%的VDD、fOUT = 80MHz、fIN = 13MHz時(shí)典型值為1.3ns；占空比在fOUT = 45MHz、fIN = 13MHz時(shí)為44%至56%；輸出周期抖動(dòng)JP在不同頻率下有不同的值，如fOUT = 45MHz、fIN = 13MHz時(shí)典型值為14ps RMS。
• VCXO特性：晶體頻率fXTL典型值為27MHz，晶體精度為±30ppm，調(diào)諧電壓范圍VTUNE為0至3V，VCXO調(diào)諧范圍在VTUNE = 0至3V、C1 = C2 = 4pF時(shí)為±150至±200ppm，TUNE輸入阻抗ZTUNE典型值為95kΩ，輸出CLK精度在VTUNE = 1.5V、C1 = C2 = 4pF時(shí)為±50ppm。

引腳配置與功能

TQFN封裝

TSSOP封裝

部分引腳功能與TQFN封裝類(lèi)似，但引腳編號(hào)有所不同。

詳細(xì)工作原理

可編程PLL

MAX9491采用可編程的分?jǐn)?shù)N PLL，能夠生成4MHz至200MHz之間的頻率，并提供緩沖的PLL時(shí)鐘輸出。

掉電模式

將PD引腳拉低，可使MAX9491進(jìn)入掉電模式，此時(shí)CLK_OUT設(shè)置為高阻抗，PLL關(guān)閉，CLK_OUT有一個(gè)80kΩ（典型值）的內(nèi)部下拉電阻。

VCXO

內(nèi)部VCXO為PLL提供參考時(shí)鐘，用于生成CLK_OUT。振蕩器以晶體為基本頻率參考，具有電壓控制的調(diào)諧輸入，調(diào)諧范圍為±200ppm。調(diào)諧電壓VTUNE可在0至3V之間變化。晶體應(yīng)采用AT切割，在基頻模式下振蕩，精度為±30ppm，晶體并聯(lián)電容應(yīng)小于10pF（包括電路板寄生電容），為實(shí)現(xiàn)±200ppm的可拉性，晶體負(fù)載電容應(yīng)小于14pF。VCXO是一個(gè)自由運(yùn)行的振蕩器，通過(guò)內(nèi)部POR信號(hào)啟動(dòng)振蕩，可通過(guò)PD禁用。若不使用VCXO，將TUNE連接到VDD。

應(yīng)用信息

使用輸入時(shí)鐘作為參考

當(dāng)使用輸入時(shí)鐘作為參考時(shí)，將輸入時(shí)鐘連接到X1，X2留空，TUNE連接到VDD。

晶體選擇

使用內(nèi)部振蕩器時(shí)，將晶體連接到X1和X2。應(yīng)選擇在基頻模式下振蕩、精度為±30ppm、負(fù)載電容小于14pF的AT切割晶體。為實(shí)現(xiàn)寬VCXO調(diào)諧范圍，選擇動(dòng)電容大于7fF的晶體，并在X1和X2兩端連接6pF或更小的并聯(lián)電容到地。當(dāng)VCXO用作振蕩器時(shí)，選擇約13pF的并聯(lián)電容。最佳并聯(lián)電容可通過(guò)實(shí)驗(yàn)確定。

布局與旁路考慮

MAX9491的高頻振蕩器需要合理的布局以確保穩(wěn)定性。為獲得最佳性能，應(yīng)將組件盡可能靠近設(shè)備放置。GND上的數(shù)字或交流瞬態(tài)信號(hào)可能會(huì)在時(shí)鐘輸出端產(chǎn)生噪聲，因此應(yīng)將GND連接到質(zhì)量最高的接地。每個(gè)VDD和VDDA都應(yīng)使用0.1μF電容進(jìn)行旁路，并盡可能靠近設(shè)備放置。精心設(shè)計(jì)的PCB接地布局可最小化輸出和數(shù)字輸入之間的串?dāng)_。

總結(jié)

MAX9491作為一款多功能時(shí)鐘發(fā)生器，憑借其靈活的頻率設(shè)置、低抖動(dòng)性能、集成的VCXO以及多種封裝形式等優(yōu)點(diǎn)，在通信、數(shù)據(jù)網(wǎng)絡(luò)、家庭娛樂(lè)中心等領(lǐng)域具有廣泛的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇晶體、配置引腳，并注意布局和旁路等問(wèn)題，以充分發(fā)揮MAX9491的性能優(yōu)勢(shì)。你在使用類(lèi)似時(shí)鐘發(fā)生器時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。