CS5371A/CS5372A：高性能ΔΣ調(diào)制器的技術(shù)剖析與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，對于高精度、低功耗的信號處理需求日益增長。Cirrus Logic的CS5371A和CS5372A ΔΣ調(diào)制器，憑借其卓越的性能，成為了眾多應(yīng)用場景中的理想選擇。本文將深入剖析這兩款調(diào)制器的特性、工作原理及應(yīng)用要點(diǎn)，為電子工程師在設(shè)計(jì)過程中提供全面的參考。

文件下載：CS5371A-ISZ.pdf

1. 產(chǎn)品概述

1.1 基本特性

CS5371A和CS5372A分別為單通道和雙通道的四階ΔΣ調(diào)制器，專為地球物理和聲納應(yīng)用而設(shè)計(jì)。它們具有以下顯著特點(diǎn)：

• 架構(gòu)優(yōu)勢：采用四階ΔΣ架構(gòu)，具備時(shí)鐘抖動(dòng)容忍能力。
• 輸入特性：輸入電壓為5Vpp全差分，輸入信號帶寬從DC到2kHz。
• 高性能表現(xiàn)：高動(dòng)態(tài)范圍，如在215Hz帶寬（2ms采樣）下SNR可達(dá)127dB；低總諧波失真，典型值為 -118dB THD（0.000126%）。
• 低功耗設(shè)計(jì)：正常工作時(shí)每通道25mW，掉電模式下每通道10μW。
• 封裝小巧：采用24引腳SSOP封裝，節(jié)省空間。
• 多通道支持：可靈活配置成1 - 4通道系統(tǒng)。
• 電源配置：采用雙極性電源配置，VA+ = +2.5V，VA - = -2.5V，VD = +3.3V。

1.2 系統(tǒng)應(yīng)用

當(dāng)與CS3301A / CS3302A差分放大器、CS4373A測試DAC和CS5376A數(shù)字濾波器結(jié)合使用時(shí)，可構(gòu)建一個(gè)小型、低功耗、自測試、高精度的多通道測量系統(tǒng)。

2. 關(guān)鍵參數(shù)與性能指標(biāo)

2.1 工作條件與絕對最大額定值

• 工作條件：VA - 必須始終為最負(fù)輸入電壓，以避免SCR閂鎖；2.500V的電壓參考輸入可實(shí)現(xiàn)最佳信噪比性能；通道間增益精度與電壓參考絕對精度成正比；VREF輸入需滿足VA - ≤VREF - < VREF + ≤VA +。
• 絕對最大額定值：包括電源電壓、電流、功率耗散等參數(shù)的極限值，操作時(shí)需嚴(yán)格遵守，以免造成器件永久損壞。

2.2 模擬輸入特性

• 電壓參考：VREF輸入為2.500V，輸入電流典型值為120μA，輸入噪聲最大值為1μV rms。
• 調(diào)制器輸入：采用差分輸入，分為粗糙和精細(xì)電荷差分對（INR±，INF±），需使用簡單的差分抗混疊RC濾波器。外部抗混疊濾波器的串聯(lián)電阻典型值為680Ω，差分電容為20nF。

2.3 性能特性

• 信號特性：輸入信號頻率范圍為DC到2000Hz，全差分AC和DC輸入電壓范圍為 -2.5V到2.5V（5Vpp），輸入共模電壓為（VA -）+ 2.5V。
• 動(dòng)態(tài)性能：不同采樣時(shí)間下具有不同的動(dòng)態(tài)范圍，如2ms采樣時(shí)DC到215Hz帶寬內(nèi)SNR可達(dá)127dB；信號相關(guān)噪聲、總諧波失真、線性度等指標(biāo)表現(xiàn)優(yōu)異。
• 增益與偏移：通道間增益精度典型值為±2%，通道增益漂移為22ppm/°C；偏移電壓在不同條件下有不同取值，校準(zhǔn)后偏移可低至±1μV。

2.4 數(shù)字特性

• 輸入輸出：數(shù)字輸入輸出滿足CMOS邏輯電平，輸入輸出的高低電平、上升下降時(shí)間等參數(shù)有明確規(guī)定。
• 時(shí)鐘與同步：MCLK頻率為2.048MHz，MSYNC用于同步，MDATA輸出位速率為512kbits/s，其“1”密度與模擬輸入信號幅度成正比。

2.5 電源特性

• 正常工作電流：CS5371A和CS5372A在不同通道配置下的模擬和數(shù)字電源電流有相應(yīng)的典型值。
• 掉電電流：MCLK啟用和禁用時(shí)的掉電電流不同，掉電時(shí)間約為40μS。
• 電源抑制：電源抑制比典型值為100dB。

3. 工作原理與操作要點(diǎn)

3.1 調(diào)制器操作

• 信號轉(zhuǎn)換：將來自CS3301A / CS3302A差分放大器的模擬輸入信號轉(zhuǎn)換為512kbits/s的過采樣串行位流，再由CS5376A數(shù)字濾波器進(jìn)行抽取和濾波，得到24位輸出。
• 同步機(jī)制：MSYNC輸入的上升沿可重置內(nèi)部轉(zhuǎn)換狀態(tài)機(jī)，實(shí)現(xiàn)模擬采樣定時(shí)的同步。
• 空閑音調(diào)處理：當(dāng)差分輸入信號接近中值的穩(wěn)態(tài)DC信號時(shí)，可能產(chǎn)生空閑音調(diào)。將OFST引腳拉高可消除空閑音調(diào)。
• 穩(wěn)定性：四階架構(gòu)在模擬輸入超出正負(fù)滿量程5%時(shí)可能進(jìn)入振蕩狀態(tài)，此時(shí)MFLAG輸出會(huì)發(fā)出錯(cuò)誤信號，需將輸入信號恢復(fù)到滿量程范圍內(nèi)至少32個(gè)MCLK周期才能恢復(fù)。

3.2 模擬信號處理

• 輸入分離：模擬輸入分為粗糙和精細(xì)信號（INR±，INF±），INR±用于預(yù)充電，INF±用于精確采樣。
• 抗混疊濾波：使用簡單的單極差分低通RC濾波器，-3dB截止頻率約為8kHz，以防止高頻信號混疊。
• 差分信號：差分模擬信號由兩個(gè)幅度相等、極性相反的信號組成，相對于公共模式電壓變化。

3.3 數(shù)字信號交互

• MCLK連接：由CS5376A數(shù)字濾波器生成，頻率為2.048MHz，低抖動(dòng)的MCLK可保證模擬性能。
• MSYNC連接：用于同步模擬采樣，由數(shù)字濾波器根據(jù)外部SYNC信號生成。
• MDATA輸出：輸出的過采樣串行位流“1”密度與模擬輸入信號幅度成正比。
• MFLAG輸出：用于指示調(diào)制器是否處于不穩(wěn)定狀態(tài)。
• OFST控制：控制內(nèi)部差分偏移，消除空閑音調(diào)。

3.4 電源管理

• 正常操作：MCLK激活且PWDN引腳為低電平時(shí)，進(jìn)行正常數(shù)據(jù)采集。
• 掉電模式：MCLK啟用且PWDN引腳為高電平時(shí)，進(jìn)入掉電狀態(tài)；MCLK停止時(shí)，內(nèi)部電路自動(dòng)進(jìn)入掉電狀態(tài)。

4. 電壓參考與電源設(shè)計(jì)

4.1 電壓參考

• 電源連接：VREF電源的GND引腳應(yīng)連接到VA -，以保證適當(dāng)?shù)恼{(diào)節(jié)裕量。
• RC濾波：使用低通RC濾波器降低電壓參考的噪聲，每個(gè)連接到電壓參考輸出的系統(tǒng)設(shè)備需單獨(dú)使用RC濾波器。
• PCB布線：VREF±走線應(yīng)作為差分對布線，以減少外部噪聲耦合。
• 輸入阻抗：VREF輸入阻抗與內(nèi)部電容大小和MCLK頻率有關(guān)，需注意RC濾波器串聯(lián)電阻對增益誤差的影響。
• 精度要求：標(biāo)稱電壓參考輸入為2.500V，任何偏差都會(huì)影響模擬滿量程增益精度，需選擇低溫度漂移的元件。

4.2 電源設(shè)計(jì)

• 旁路電容：VA+、VA -和VD電源應(yīng)使用0.1μF電容旁路到系統(tǒng)地，并在電壓調(diào)節(jié)器輸出附近添加至少100μF的大容量電容。
• PCB布局：采用“星型”布線方案，使用專用的接地層，確保電源和接地布線正確。
• 電源抑制：CS5376A數(shù)字濾波器可在一定頻率范圍內(nèi)抑制電源噪聲。
• SCR閂鎖考慮：使用反向偏置的肖特基二極管連接VA -到系統(tǒng)地，防止SCR閂鎖。
• DC - DC轉(zhuǎn)換器：選擇合適的工作頻率，避免干擾測量帶寬，布局時(shí)避免將高電流DC - DC轉(zhuǎn)換器靠近敏感模擬組件。

5. 引腳說明與封裝信息

5.1 引腳功能

CS5371A和CS5372A的引腳包括電源引腳、模擬輸入引腳、數(shù)字輸入輸出引腳等，每個(gè)引腳都有明確的功能和使用要求。

5.2 封裝尺寸

采用24引腳SSOP封裝，文檔中提供了詳細(xì)的封裝尺寸信息，包括各尺寸的最小值、最大值及相關(guān)注意事項(xiàng)。

6. 訂購與環(huán)境信息

6.1 訂購信息

提供了CS5371A - ISZ和CS5372A - ISZ的訂購型號，工作溫度范圍為 -40°C到 +85°C，封裝為24引腳SSOP。

6.2 環(huán)境與處理信息

給出了產(chǎn)品的峰值回流溫度、MSL等級和最大存放時(shí)間等信息，確保產(chǎn)品在合適的環(huán)境下使用和存儲(chǔ)。

綜上所述，CS5371A和CS5372A ΔΣ調(diào)制器以其高性能、低功耗和靈活的配置，為電子工程師在高精度信號處理應(yīng)用中提供了強(qiáng)大的工具。在設(shè)計(jì)過程中，工程師需充分了解其各項(xiàng)特性和操作要點(diǎn)，合理選擇外部組件和進(jìn)行電路布局，以實(shí)現(xiàn)最佳的系統(tǒng)性能。