3月25日，備受業(yè)界矚目的半導(dǎo)體行業(yè)盛會SEMICON China 2026在上海新國際博覽中心盛大開幕。在展會首日舉行的先進(jìn)材料國際論壇上，安德科銘CTO李建恒博士發(fā)表了主題為《先進(jìn)制程對薄膜材料與工藝的挑戰(zhàn)》的演講，面對人工智能（AI）、自動駕駛及量子計(jì)算驅(qū)動下的萬億級市場浪潮，他從先進(jìn)邏輯與存儲技術(shù)的發(fā)展趨勢切入，深入探討了先進(jìn)前驅(qū)體材料及薄膜工藝在先進(jìn)制程中的應(yīng)用場景與所面臨的嚴(yán)峻挑戰(zhàn)，并分享了安德科銘在前沿材料研發(fā)領(lǐng)域的最新思考與實(shí)踐。

萬億美元市場的底層邏輯：材料正成為技術(shù)迭代的“瓶頸”

演講伊始，李博士指出，半導(dǎo)體行業(yè)正經(jīng)歷多重增長浪潮，預(yù)計(jì)2026-2027年全球市場規(guī)模將突破1萬億美元。這一增長的核心驅(qū)動力來自AI、自動駕駛及6G/7G等新興技術(shù)。然而，市場的擴(kuò)張伴隨著技術(shù)節(jié)點(diǎn)的極致微縮，這對材料與工藝提出了前所未有的要求。

“半導(dǎo)體的發(fā)展史，本質(zhì)上是一部‘點(diǎn)亮’元素周期表的歷史?！崩畈┦啃蜗蟮乇硎?。隨著邏輯制程從FinFET邁向GAA乃至CFET，存儲技術(shù)向3D DRAM和400層以上3D NAND演進(jìn)，器件結(jié)構(gòu)日益三維化、復(fù)雜化。High-NA EUV光刻、背面供電網(wǎng)絡(luò)（BSPDN）、空氣間隙（Air Gap）等新結(jié)構(gòu)的引入，使得鉬（Mo）、釕（Ru）等新材料成為互連和柵極的關(guān)鍵候選；在存儲領(lǐng)域，高深寬比（HAR）刻蝕與填充、鐵電材料及高遷移率溝道材料的應(yīng)用，正重塑著工藝路線圖。

“堆疊層數(shù)的增加和三維結(jié)構(gòu)的復(fù)雜性，直接推高了對選擇性沉積、選擇性刻蝕及保形性薄膜工藝的依賴?！崩畈┦繌?qiáng)調(diào)，當(dāng)工藝走到原子級精度時(shí)，材料的物理、化學(xué)性質(zhì)不再是“加分項(xiàng)”，而成了決定技術(shù)路線能否走通的核心約束。

前驅(qū)體開發(fā)的“不可能三角”：從試錯(cuò)到AI驅(qū)動的范式躍遷

作為薄膜工藝的源頭，前驅(qū)體材料的開發(fā)被視為技術(shù)迭代的基石。李博士在演講中拋出了一個(gè)業(yè)內(nèi)公認(rèn)的難題：揮發(fā)性、熱穩(wěn)定性與反應(yīng)活性這三者之間天然存在相互制約的關(guān)系，構(gòu)成了前驅(qū)體開發(fā)的“不可能三角”。

“傳統(tǒng)試錯(cuò)法已難以滿足當(dāng)前快速迭代的需求?！崩畈┦刻寡?。但他同時(shí)帶來了解決方案：安德科銘及業(yè)界同行正加速引入理論計(jì)算與AI工具。通過電子結(jié)構(gòu)層面的DFT模擬預(yù)測表面吸附行為，利用計(jì)算流體動力學(xué)（CFD）優(yōu)化薄膜生長的工藝參數(shù)，并結(jié)合高通量實(shí)驗(yàn)與AI數(shù)據(jù)模型，大幅縮短了從分子設(shè)計(jì)到量產(chǎn)驗(yàn)證的周期。

“我們可以用更快的速度、更高的效率來推進(jìn)新分子和新產(chǎn)品的開發(fā)?！崩畈┦空f。這一方法論上的躍遷，為后續(xù)具體材料方向的突破奠定了技術(shù)基礎(chǔ)。

三大關(guān)鍵方向：High-K、金屬互連與選擇性沉積的技術(shù)突圍

在演講的核心部分，李博士逐一剖析了當(dāng)前先進(jìn)制程中最具挑戰(zhàn)性的三個(gè)材料方向。

High-K介質(zhì)：高溫沉積與摻雜改性并舉。隨著器件尺寸縮小，High-K薄膜面臨漏電增加與臺階覆蓋率下降的雙重挑戰(zhàn)。李博士指出，未來的演進(jìn)路線將聚焦于開發(fā)更高熱穩(wěn)定性的前驅(qū)體以實(shí)現(xiàn)高溫沉積，從而改善結(jié)晶性與覆蓋率；同時(shí)，通過引入抑制劑和摻雜，實(shí)現(xiàn)優(yōu)異的臺階覆蓋率，高介電常數(shù)并有效降低漏電。

金屬互連：釕（Ru）與鉬（Mo）的崛起。在銅互連遭遇電阻率激增與電遷移瓶頸的背景下，釕和鉬成為焦點(diǎn)。李博士詳細(xì)對比了兩種材料的特性：釕憑借短電子平均自由程和超強(qiáng)抗電遷移能力，在5nm以下節(jié)點(diǎn)展現(xiàn)出巨大優(yōu)勢，且支持無阻擋層集成和干法刻蝕，但高昂的成本和CMP去除困難仍是待解難題；鉬作為鎢（W）的有力替代者，在納米厚度下具有更低的電阻率，且晶粒尺寸可遠(yuǎn)超薄膜厚度，顯著降低界面散射。更重要的是，無氟鉬前驅(qū)體的開發(fā)避免了介電層損傷，使其在3D NAND字線、DRAM埋入式字線及邏輯芯片背面供電中應(yīng)用前景廣闊。

原子級選擇性沉積（ASD）：圖形化的未來。面對多重曝光帶來的對準(zhǔn)難題，原子級選擇性沉積（ASD）成為實(shí)現(xiàn)自對準(zhǔn)工藝的關(guān)鍵。李博士指出，選擇性沉積的核心，在于利用不同表面上的吸附差異，實(shí)現(xiàn)精準(zhǔn)生長。他介紹了兩種主流路徑：一是利用分子本身的“內(nèi)在選擇性”，通過電負(fù)性差異或表面酸堿性實(shí)現(xiàn)；二是通過表面鈍化或活化，人為制造選擇性區(qū)域。這些技術(shù)使得在圖形化基底上精準(zhǔn)生長薄膜成為可能，極大簡化了工藝流程。

安德科銘的“全鏈條”答卷：從分子設(shè)計(jì)到國產(chǎn)化突圍

演講的最后部分，李博士將視角拉回到安德科銘的實(shí)踐。自2018年成立以來，安德科銘已建設(shè)合肥與銅陵的研發(fā)與生產(chǎn)基地，實(shí)現(xiàn)了從分子設(shè)計(jì)、小批量合成、工藝驗(yàn)證到規(guī)模化量產(chǎn)的全鏈條閉環(huán)。

“我們不僅提供材料，更提供解決方案。”李博士表示，安德科銘的產(chǎn)品矩陣已全面覆蓋先進(jìn)邏輯、DRAM、3D NAND及先進(jìn)封裝領(lǐng)域。公司在High-K介質(zhì)（HfO?, ZrO?等）、金屬前驅(qū)體（TiN, Ru, Mo等）及配套輸送系統(tǒng)（LDS/SDS）上均取得了突破性進(jìn)展。特別是針對先進(jìn)制程所需的無氟鉬前驅(qū)體、高純度釕前驅(qū)體及各類選擇性沉積抑制劑，安德科銘已與國內(nèi)多家頭部晶圓廠展開深度合作，助力客戶突破工藝瓶頸。

“從理論計(jì)算到工藝驗(yàn)證，從分子設(shè)計(jì)到規(guī)模化量產(chǎn)，我們希望用高效、高純度的解決方案，幫助客戶突破工藝瓶頸?！崩畈┦吭谘葜v最后表示。

結(jié)語

在半導(dǎo)體產(chǎn)業(yè)邁向萬億美元時(shí)代的關(guān)口，先進(jìn)制程對材料的要求已從“可用”走向“精準(zhǔn)”。李博士的演講不僅厘清了原子級制造時(shí)代材料演進(jìn)的清晰脈絡(luò)，更展現(xiàn)了中國本土材料企業(yè)在全球半導(dǎo)體競爭格局中的技術(shù)底氣與創(chuàng)新活力。

當(dāng)全球半導(dǎo)體行業(yè)的目光聚焦于EUV光刻機(jī)、GAA晶體管架構(gòu)時(shí)，安德科銘選擇了一條更基礎(chǔ)、也同樣更艱難的路徑——從原子層面，為每一次沉積、每一層薄膜提供最可靠的材料保障。在原子級制造的微觀戰(zhàn)場上，這家中國材料企業(yè)正以堅(jiān)實(shí)的步伐，書寫著屬于自己的篇章。

審核編輯 黃宇