深度解析AD9683：14位高速高精度ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們聚焦于ADI公司的AD9683，一款14位、采樣速度高達(dá)250 MSPS的高性能ADC，深入探討其特性、應(yīng)用及設(shè)計(jì)要點(diǎn)。

文件下載：AD9683.pdf

一、AD9683概述

AD9683專為通信應(yīng)用而生，兼顧低成本、小尺寸、寬帶寬和多功能等特點(diǎn)。它采用多級差分流水線架構(gòu)，集成輸出誤差校正邏輯，具備寬帶寬輸入，支持多種用戶可選輸入范圍。同時，集成的電壓基準(zhǔn)簡化了設(shè)計(jì)，時鐘占空比穩(wěn)定器（DCS）可補(bǔ)償時鐘占空比變化，確保轉(zhuǎn)換器性能穩(wěn)定。JESD204B高速串行接口減少了電路板布線需求，降低了接收設(shè)備的引腳數(shù)量要求。

二、產(chǎn)品特性亮點(diǎn)

2.1 電氣性能卓越

• 高采樣率：支持170 MSPS和250 MSPS兩種采樣速度，滿足不同應(yīng)用場景的需求。
• 出色的信噪比和無雜散動態(tài)范圍：在185 MHz AIN和250 MSPS條件下，信噪比（SNR）可達(dá)70.6 dBFS，無雜散動態(tài)范圍（SFDR）高達(dá)88 dBc，保證了信號轉(zhuǎn)換的高精度。
• 低功耗：總功耗僅434 mW（250 MSPS，1.8 V電源電壓），有助于降低系統(tǒng)功耗。

2.2 靈活的配置選項(xiàng)

• 輸入時鐘分頻：整數(shù)1至8的輸入時鐘分頻功能，提供了更靈活的時鐘配置。
• 可選的射頻時鐘輸入：支持可選的射頻（RF）時鐘輸入，簡化了系統(tǒng)板設(shè)計(jì)。
• 可編程過范圍檢測：通過專用的快速檢測引腳，支持可編程過范圍電平檢測。

2.3 其他特性

• JESD204B接口：支持JESD204B子類0或子類1編碼的串行數(shù)字輸出，鏈路速率最高可達(dá)5 Gbps。
• 內(nèi)部鎖相環(huán)（PLL）：片上PLL允許用戶提供單個ADC采樣時鐘，并將其倍頻以產(chǎn)生相應(yīng)的JESD204B數(shù)據(jù)速率時鐘。

三、應(yīng)用領(lǐng)域廣泛

AD9683的高性能使其在多個領(lǐng)域得到廣泛應(yīng)用，包括通信領(lǐng)域的多樣性無線電系統(tǒng)、多模式數(shù)字接收機(jī)（3G）、TD - SCDMA、WiMAX、W - CDMA、CDMA2000、GSM、EDGE、LTE等；電子測試和測量設(shè)備、雷達(dá)接收機(jī)、COMSEC無線電架構(gòu)、IED檢測/干擾系統(tǒng)、通用軟件無線電、寬帶數(shù)據(jù)應(yīng)用以及超聲設(shè)備等。

四、技術(shù)參數(shù)詳解

4.1 ADC直流規(guī)格

在AVDD = 1.8 V、DRVDD = 1.8 V、DVDD = 1.8 V的條件下，AD9683的分辨率為14位，保證無失碼，偏移誤差和增益誤差均在合理范圍內(nèi)。輸入?yún)⒖荚肼暤椭?.38 - 1.42 LSB rms（25°C），輸入跨度為1.75 V p - p，輸入電容為2.5 pF，輸入電阻為20 kΩ，輸入共模電壓為0.9 V。

4.2 ADC交流規(guī)格

在不同輸入頻率下，AD9683的信噪比、信噪失真比（SINAD）、有效位數(shù)（ENOB）和無雜散動態(tài)范圍（SFDR）等指標(biāo)表現(xiàn)出色。例如，在fIN = 185 MHz、25°C條件下，SNR為70.5 - 70.6 dBFS，SFDR為89 - 88 dBc。

4.3 數(shù)字規(guī)格

包括差分時鐘輸入（CLK +、CLK -）、RF時鐘輸入（RFCLK）、SYNCIN輸入（SYNCINB + / SYNCINB -）、SYSREF輸入（SYSREF + / SYSREF -）、邏輯輸入（SDIO）和數(shù)字輸出（SERDOUT0 + / SERDOUT0 -）等的詳細(xì)參數(shù)，確保了與各種數(shù)字系統(tǒng)的兼容性。

4.4 開關(guān)規(guī)格

涵蓋時鐘輸入?yún)?shù)（如轉(zhuǎn)換速率、SYSREF ± 建立時間和保持時間等）、數(shù)據(jù)輸出參數(shù)（如數(shù)據(jù)輸出周期、數(shù)據(jù)有效時間等）以及喚醒時間等，為系統(tǒng)設(shè)計(jì)提供了精確的時間參考。

五、設(shè)計(jì)要點(diǎn)與注意事項(xiàng)

5.1 模擬輸入考慮

• 輸入電路設(shè)計(jì)：AD9683的模擬輸入是差分開關(guān)電容電路，在輸入切換到采樣模式時，信號源需能夠在半個時鐘周期內(nèi)對采樣電容充電并穩(wěn)定。串聯(lián)小電阻可減少驅(qū)動源輸出級所需的峰值瞬態(tài)電流，并聯(lián)電容可提供動態(tài)充電電流。
• 輸入共模電壓：模擬輸入無內(nèi)部直流偏置，在交流耦合應(yīng)用中，需外部提供偏置。建議將VCM設(shè)置為0.5 × AVDD（即0.9 V），并使用VCM引腳輸出設(shè)置輸入共模電壓，同時用0.1 μF電容將VCM引腳接地。
• 差分輸入配置：采用差分輸入配置可實(shí)現(xiàn)最佳性能。對于基帶應(yīng)用，可選擇AD8138、ADA4937 - 1、ADA4938 - 1和ADA4930 - 1等差分驅(qū)動器；在SNR為關(guān)鍵參數(shù)的應(yīng)用中，推薦使用差分變壓器耦合或差分雙巴倫耦合。

5.2 時鐘輸入考慮

• 時鐘源選擇：AD9683有差分奈奎斯特采樣時鐘輸入和RF時鐘輸入兩種選擇。奈奎斯特時鐘輸入支持40 MHz至625 MHz的差分時鐘，RF時鐘輸入支持500 MHz至1.5 GHz的單端時鐘。
• 時鐘驅(qū)動電路：根據(jù)不同的時鐘頻率和應(yīng)用需求，可選擇合適的時鐘驅(qū)動電路，如變壓器耦合、巴倫耦合、PECL驅(qū)動或LVDS驅(qū)動等。
• 時鐘占空比穩(wěn)定器（DCS）：DCS可補(bǔ)償時鐘占空比變化，提供標(biāo)稱50%占空比的內(nèi)部時鐘信號。但在時鐘速率低于40 MHz時，DCS可能無法正常工作，需考慮禁用。

5.3 電源和接地設(shè)計(jì)

• 電源供應(yīng)：建議使用兩個獨(dú)立的1.8 V電源，AVDD電源可隔離，DVDD和DRVDD電源可連接在一起，并使用約1 μH的隔離電感；也可將JESD204B PHY電源（DRVDD）和模擬（AVDD）電源連接在一起，為數(shù)字輸出（DVDD）使用單獨(dú)的電源。
• 去耦電容：使用多個去耦電容覆蓋高低頻，將電容放置在PCB入口處和芯片引腳附近，減少走線長度。
• 接地設(shè)計(jì)：使用單個PCB接地平面，通過適當(dāng)?shù)娜ヱ詈秃侠淼腜CB分區(qū)，可實(shí)現(xiàn)最佳性能。

5.4 數(shù)字輸出設(shè)計(jì)

• JESD204B接口配置：AD9683的數(shù)字輸出采用JESD204B標(biāo)準(zhǔn)，需正確配置接口參數(shù)，包括S、M、L、N、N’、CF、CS、K、HD、F、C、T、SCR、FCHK等。
• 數(shù)字輸出終止：數(shù)字輸出為差分輸出，默認(rèn)上電。建議在每個接收器輸入處放置100 Ω差分終端電阻，以獲得600 mV p - p的擺動。也可使用單端50 Ω終端，但終端電壓必須為DRVDD / 2，或使用交流耦合電容終止到任何單端電壓。

5.5 其他注意事項(xiàng)

• ESD防護(hù)：AD9683是靜電放電（ESD）敏感設(shè)備，需采取適當(dāng)?shù)腅SD防護(hù)措施，避免性能下降或功能喪失。
• SPI接口使用：在需要轉(zhuǎn)換器全動態(tài)性能時，不要激活SPI端口，以免SPI信號的噪聲影響轉(zhuǎn)換器性能。如果板上SPI總線用于其他設(shè)備，可能需要在總線和AD9683之間提供緩沖器。

六、總結(jié)

AD9683作為一款高性能的14位ADC，憑借其卓越的電氣性能、靈活的配置選項(xiàng)和廣泛的應(yīng)用領(lǐng)域，為電子工程師提供了一個強(qiáng)大的工具。在設(shè)計(jì)過程中，充分考慮模擬輸入、時鐘輸入、電源和接地、數(shù)字輸出等方面的要點(diǎn)，能夠確保AD9683發(fā)揮最佳性能，滿足各種復(fù)雜系統(tǒng)的需求。你在使用AD9683的過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。