高性能低功耗12位并行ADC——AD7492的深度解析

在電子設計領域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關鍵橋梁。今天，我們就來深入探討一款高性能、低功耗的12位并行ADC——AD7492。

文件下載：AD7492.pdf

一、AD7492概述

AD7492系列包括AD7492、AD7492 - 4和AD7492 - 5，它們是12位高速、低功耗的逐次逼近型ADC。這些器件可在2.7V至5.25V的單電源下工作，最高吞吐量可達1.25 MSPS。其內(nèi)部集成了低噪聲、寬帶寬的跟蹤/保持放大器，能夠處理高達10 MHz的帶寬。

1.1 主要特性

• 寬電源電壓范圍：支持2.7V至5.25V的電源電壓，為不同的應用場景提供了靈活性。
• 多種吞吐量速率：AD7492的吞吐量速率為1 MSPS，AD7492 - 5為1.25 MSPS，AD7492 - 4為400 kSPS，可根據(jù)實際需求選擇合適的型號。
• 低功耗：在不同電源電壓和吞吐量速率下，功耗表現(xiàn)出色。例如，在3V電源和1 MSPS吞吐量時，典型功耗為4 mW；在5V電源和1 MSPS吞吐量時，典型功耗為11 mW。
• 高信噪比：在100 kHz輸入頻率下，典型信噪比（SNR）可達70 dB。
• 內(nèi)部參考和時鐘：集成2.5V內(nèi)部參考和片上時鐘振蕩器，減少了外部元件的使用，優(yōu)化了PCB空間。
• 靈活的電源/吞吐量管理：提供靈活的電源/吞吐量速率管理，支持全睡眠模式和部分睡眠模式，可在低吞吐量時實現(xiàn)極低的功耗。
• 無流水線延遲：采用標準的逐次逼近型ADC架構(gòu)，通過CONVST輸入精確控制采樣時刻，無流水線延遲。
• 高速并行接口：具有12位寬的高速并行接口，方便與微處理器或DSP進行接口。

二、技術參數(shù)詳解

2.1 動態(tài)性能

不同型號的AD7492在動態(tài)性能上表現(xiàn)優(yōu)異。以AD7492 - 5為例，在1.25 MSPS吞吐量、500 kHz正弦波輸入時，信號 - 噪聲和失真比（SINAD）典型值為69 dB；在100 kHz正弦波輸入時，信噪比（SNR）典型值為70 dB，總諧波失真（THD）典型值為 - 87 dB。

2.2 直流精度

分辨率為12位，保證無漏碼。偏移誤差、積分非線性、微分非線性和增益誤差等指標都在規(guī)定范圍內(nèi)，確保了高精度的轉(zhuǎn)換。

2.3 模擬輸入

模擬輸入范圍為0V至REFIN，內(nèi)部提供2.5V參考電壓，可用于外部參考。輸入電容典型值為33 pF，直流泄漏電流最大為±1 μA。

2.4 邏輯輸入和輸出

邏輯輸入的高、低電壓由VDRIVE引腳控制，輸入電流典型值為10 nA。邏輯輸出的高、低電壓也由VDRIVE決定，輸出編碼為自然二進制。

2.5 轉(zhuǎn)換速率

不同型號的轉(zhuǎn)換時間和吞吐量速率有所不同。例如，AD7492 - 5的轉(zhuǎn)換時間最大為680 ns，吞吐量速率最大為1.25 MSPS。

2.6 電源要求

電源電壓范圍為2.7V至5.25V，在不同工作模式下，電流消耗和功耗也不同。在正常模式下，AD7492 - 5的典型電流消耗為2.75 mA；在部分睡眠模式下，最大電流為250 μA；在全睡眠模式下，最大電流為1 μA。

三、工作原理與電路設計

3.1 轉(zhuǎn)換器操作

AD7492基于電容式DAC的12位逐次逼近型ADC。在采集階段，采樣電容獲取輸入信號；在轉(zhuǎn)換階段，通過控制邏輯和SAR寄存器，對采樣電容進行充放電，使比較器恢復平衡，最終得到轉(zhuǎn)換結(jié)果。

3.2 典型連接圖

典型連接圖中，轉(zhuǎn)換由CONVST的下降沿觸發(fā)，BUSY信號指示轉(zhuǎn)換狀態(tài)。內(nèi)部帶隙參考電壓為2.5V，REF OUT引腳需連接一個至少100 nF的電容以穩(wěn)定參考值。建議在上電后進行一次虛擬轉(zhuǎn)換，確保器件處于正確的工作模式。

3.3 并行接口

并行接口為12位寬，當(overline{CS})和(overline{RD})均為低電平時，數(shù)據(jù)寄存器的內(nèi)容被放置到數(shù)據(jù)總線上。在轉(zhuǎn)換過程中，數(shù)據(jù)總線不能改變狀態(tài)，以避免影響轉(zhuǎn)換結(jié)果。

3.4 工作模式

• 模式1（高速采樣）：CONVST脈沖在轉(zhuǎn)換結(jié)束前變?yōu)楦唠娖?，可實現(xiàn)最快的吞吐量。新的轉(zhuǎn)換應在BUSY信號變低后140 ns再啟動，以確保跟蹤/保持電路準確采集輸入信號。
• 模式2（部分或全睡眠模式）：CONVST信號在轉(zhuǎn)換結(jié)束后仍保持低電平，器件進入睡眠模式。睡眠模式的類型由PS/FS引腳決定，高電平為部分睡眠模式，低電平為全睡眠模式。在睡眠模式下，器件功耗極低，喚醒后可繼續(xù)進行轉(zhuǎn)換。

四、PCB布局與電源設計

4.1 接地和布局

為了保證AD7492的優(yōu)異性能，PCB布局至關重要。模擬和數(shù)字電源應獨立引腳輸出，以減少內(nèi)部耦合。所有接地引腳應直接焊接到接地平面，AVDD、DVDD和VDRIVE引腳應分別與模擬和數(shù)字接地平面去耦。REF OUT引腳需連接一個至少100 nF的電容到模擬接地平面，以穩(wěn)定內(nèi)部參考電路。同時，應遵循模擬信號與數(shù)字信號分離、時鐘信號屏蔽等原則，減少噪聲干擾。

4.2 電源供應

AVDD和DVDD可使用獨立電源，必要時DVDD可與AVDD共享電源連接。但在正常工作時，數(shù)字電源（DVDD）不得超過模擬電源（AVDD）0.3V。

五、與微處理器的接口

AD7492可以與多種微處理器進行接口，如ADSP - 2185、ADSP - 21065L、TMS320C25、PIC17C4x和80C186等。不同的接口方式需要根據(jù)微處理器的特點進行設計，以確保數(shù)據(jù)的準確傳輸和轉(zhuǎn)換。

六、總結(jié)

AD7492以其高性能、低功耗、靈活的電源管理和多種工作模式等特點，成為眾多應用場景下的理想選擇。無論是在工業(yè)自動化、儀器儀表還是通信設備等領域，AD7492都能發(fā)揮其優(yōu)勢，為電子工程師提供可靠的模數(shù)轉(zhuǎn)換解決方案。在實際設計中，我們需要根據(jù)具體需求選擇合適的型號，并注意PCB布局和電源設計等細節(jié)，以充分發(fā)揮AD7492的性能。你在使用AD7492或其他ADC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。