在高速PCB設(shè)計(jì)領(lǐng)域，隨著信號(hào)速率不斷攀升至GHz級(jí)別，差分信號(hào)的相位同步精度、鏈路延遲管控早已成為決定設(shè)計(jì)成敗的核心關(guān)卡。手工調(diào)諧差分對(duì)內(nèi)/對(duì)內(nèi)延遲、校準(zhǔn)相位偏差，不僅要反復(fù)迭代走線長(zhǎng)度、反復(fù)仿真驗(yàn)證，耗時(shí)耗力；稍有疏忽就會(huì)引發(fā)信號(hào)畸變、時(shí)序違例、眼圖劣化等問(wèn)題，后期返工成本極高，更是嚴(yán)重拖慢項(xiàng)目交付周期。

針對(duì)高速設(shè)計(jì)的時(shí)序調(diào)諧痛點(diǎn)，Cadence Allegro 推出兩大智能自動(dòng)化利器——AiPT（AI-driven Phase Tuning，智能相位調(diào)諧）與AiDT（AI-driven Delay Tuning，智能延遲調(diào)諧），堪稱高速PCB時(shí)序設(shè)計(jì)的“黃金搭檔”。這對(duì)時(shí)序雙引擎依托AI算法賦能，徹底顛覆傳統(tǒng)手工調(diào)諧模式，把復(fù)雜、繁瑣、易出錯(cuò)的相位校準(zhǔn)、延遲匹配工作全流程自動(dòng)化，精準(zhǔn)攻克高速差分信號(hào)的時(shí)序管控難題。

一、

什么是AiPT和AiDT？

Auto-Interactive Phase Tuning（簡(jiǎn)稱AiPT）和Auto-Interactive Delay Tuning（簡(jiǎn)稱AiDT）是Allegro時(shí)序環(huán)境（ATE）中的兩大核心工具，分別專注于解決差分信號(hào)的相位匹配和延遲控制問(wèn)題。

AiPT：專攻相位匹配，筑牢差分信號(hào)同步根基

AiPT聚焦差分信號(hào)相位一致性核心需求，針對(duì)差分對(duì)內(nèi)偏移、跨對(duì)相位偏差等高頻問(wèn)題，通過(guò)AI智能算法實(shí)時(shí)分析信號(hào)鏈路特性，自動(dòng)優(yōu)化走線拓?fù)?、補(bǔ)償相位差，無(wú)需工程師手動(dòng)拖拽走線、反復(fù)測(cè)算。無(wú)論是高速串行總線、差分時(shí)鐘還是射頻差分鏈路，都能快速實(shí)現(xiàn)高精度相位匹配，杜絕因相位失衡導(dǎo)致的信號(hào)干擾、共模噪聲放大問(wèn)題，從源頭保障信號(hào)完整性。

AiDT：精控鏈路延遲，守住時(shí)序收斂底線

AiDT主打智能延遲調(diào)諧，針對(duì)高速鏈路的時(shí)序裕量、路徑延遲、組內(nèi)延遲匹配等嚴(yán)苛要求，精準(zhǔn)量化延遲偏差，智能規(guī)劃等長(zhǎng)走線、補(bǔ)償延遲差異，兼顧走線美觀性與布線空間利用率。相比手工調(diào)諧的粗放式管控，AiDT能嚴(yán)格貼合設(shè)計(jì)規(guī)范與時(shí)序約束，大幅提升延遲控制精度，縮短時(shí)序收斂周期，讓高速接口、多鏈路同步設(shè)計(jì)的時(shí)序達(dá)標(biāo)率直線上升。

圖1：差分相位流程圖

當(dāng)您同時(shí)有動(dòng)態(tài)和靜態(tài)相位要求時(shí)，建議啟用AiPT提供的所有補(bǔ)償技術(shù)并運(yùn)行該工具。

01

AiPT：高速信號(hào)的相位守護(hù)者

ENTERPRISE

AiPT與AiDT各司其職又深度協(xié)同，AiPT筑牢相位同步基礎(chǔ)，AiDT精準(zhǔn)把控延遲閾值，二者聯(lián)動(dòng)實(shí)現(xiàn)高速PCB時(shí)序設(shè)計(jì)的全流程智能化。工程師無(wú)需深陷繁瑣的手工調(diào)諧、重復(fù)仿真工作，既能徹底規(guī)避人為失誤，又能將精力聚焦于架構(gòu)規(guī)劃、信號(hào)完整性優(yōu)化等核心設(shè)計(jì)環(huán)節(jié)，真正實(shí)現(xiàn)降本、提效、提質(zhì)三重突破。

AiPT 依托 Timing Vision 精準(zhǔn)計(jì)算差分對(duì)內(nèi)相位不平衡量，自動(dòng)智能調(diào)整走線，實(shí)現(xiàn)差分對(duì)相位精準(zhǔn)匹配。

核心功能

自動(dòng)計(jì)算相位失配量

智能識(shí)別并選擇最優(yōu)補(bǔ)償位置

不破壞、不影響現(xiàn)有走線結(jié)構(gòu)

菜單路徑

Route → Unsupported Prototypes → Auto-Interactive Phase Tuning

使用前準(zhǔn)備

圖2：Timing Vision - 相位設(shè)置

在相位模式下，Timing Vision是一個(gè)三色系統(tǒng)，沒(méi)有"稍短"或"稍長(zhǎng)"的顏色代碼。

建議先解決所有非耦合長(zhǎng)度DRC錯(cuò)誤，因?yàn)锳iPT的某些補(bǔ)償技術(shù)可能會(huì)增加非耦合長(zhǎng)度。

三種補(bǔ)償位置

圖3：補(bǔ)償技術(shù)

內(nèi)存控制器(MC)是高引腳數(shù)元件，DIMM或DRAM是低引腳數(shù)元件。

五大補(bǔ)償技術(shù)（按優(yōu)先級(jí)）

圖4：補(bǔ)償技術(shù)

Options選項(xiàng)卡上的技術(shù)順序是按優(yōu)先級(jí)排列的。

圖5：Pad Entry Shortening

Pad Entry Shortening的可能使用模型，指出了與Allow gather move的關(guān)聯(lián)

圖6：Pad Entry Lengthening 示例

Pad Entry Lengthening不會(huì)環(huán)繞焊盤超過(guò)180度。

圖7：Allow off-angle segs 示例

在緊密的引腳區(qū)域中使用非角度線段。

圖8：Allow gather move 示例

與Pad Entry Shortening配合使用，通過(guò)移動(dòng)聚集點(diǎn)使長(zhǎng)邊變短。

圖9：Allow uncoupled Bumps

允許工具將相位補(bǔ)償延遲凸塊放入cline中。

圖10：Uncoupled Bump 示例

每個(gè)非耦合部分的長(zhǎng)度間隙由設(shè)置的Length和Height值控制。

使用技巧

當(dāng)相位未滿足要求時(shí)，使用右鍵菜單中的Oops命令回退，調(diào)整選項(xiàng)后重新運(yùn)行。補(bǔ)償不一定發(fā)生在你關(guān)注的區(qū)域，記得查看整條走線。

02

AiDT：精準(zhǔn)延遲控制

ENTERPRISE

核心能力

AiDT從約束管理器獲取延遲差距數(shù)據(jù)，通過(guò)創(chuàng)建調(diào)諧模式，讓走線滿足延遲要求。

自動(dòng)計(jì)算延遲差距

支持兩種調(diào)諧模

不影響已有相位調(diào)諧結(jié)構(gòu)

菜單路徑：Route – Auto-Interactive Delay Tuning

圖11：用于AiDT的Timing Vision設(shè)置

每次開(kāi)始設(shè)計(jì)都應(yīng)重復(fù)此流程，尤其是時(shí)序組和更新目標(biāo)部分。

三步成功法：SEE

圖12：AiDT - 成功的三個(gè)步驟 SEE

這些步驟概述了Timing Vision、時(shí)序組的設(shè)置以及選項(xiàng)的調(diào)整。

兩種調(diào)諧模式：Accordion（手風(fēng)琴式）、Trombone（長(zhǎng)號(hào)式）

Accordion（手風(fēng)琴式）：類似手風(fēng)琴的折疊結(jié)構(gòu)，通過(guò)來(lái)回繞線增加延遲。

圖13：Accordion參數(shù)

關(guān)鍵參數(shù)包括最小/最大幅度、間距、拐角類型和斜接尺寸。

圖14：Accordion參數(shù)（續(xù)）

斜接尺寸控制最小45度拐角尺寸。

Trombone（長(zhǎng)號(hào)式）：類似長(zhǎng)號(hào)的伸縮結(jié)構(gòu)，通過(guò)增加繞線級(jí)數(shù)調(diào)整延遲。

圖15：Trombone參數(shù)

關(guān)鍵參數(shù)包括最小幅度、間距、拐角類型和最大級(jí)別數(shù)。

圖16：Trombone參數(shù)（續(xù)）

最大級(jí)別數(shù)控制最大繞線數(shù)量，默認(rèn)為1級(jí)。

高級(jí)設(shè)置

設(shè)計(jì)規(guī)劃束具有可應(yīng)用于它們的調(diào)諧參數(shù)屬性，允許在不同束上設(shè)置不同參數(shù)。

圖17： Bundle Options - Overrides, CNS Areas and Tuning Pattern

AiPT和AiDT快速對(duì)比

二、

高速設(shè)計(jì)實(shí)操黃金法則

ENTERPRISE

1. 先相位、后延遲，邏輯不可逆：必須先用AiPT徹底解決差分對(duì)內(nèi)相位偏移、時(shí)延差問(wèn)題，待差分鏈路相位同步達(dá)標(biāo)后，再啟動(dòng)AiDT做全局延遲調(diào)諧；嚴(yán)禁顛倒順序，否則相位缺陷會(huì)放大延遲誤差，導(dǎo)致二次返工。

2. 每輪調(diào)諧必做DRC全量檢查：AiPT、AiDT均會(huì)產(chǎn)生非耦合線段、繞線冗余，每次自動(dòng)調(diào)諧操作后，立即運(yùn)行DRC校驗(yàn)，重點(diǎn)排查非耦合長(zhǎng)度、線間距、阻抗匹配、串?dāng)_閾值等錯(cuò)誤，及時(shí)修復(fù)違規(guī)項(xiàng)，杜絕后期批量整改。

3. 分組調(diào)諧，循序漸進(jìn)控風(fēng)險(xiǎn)：禁止一次性全選所有網(wǎng)絡(luò)批量調(diào)諧，按照高速接口類型、信號(hào)速率、時(shí)序約束等級(jí)分組處理；優(yōu)先處理高速差分對(duì)，再優(yōu)化普通單端網(wǎng)絡(luò)，降低調(diào)諧沖突，便于精準(zhǔn)定位異常。

4. 依托Timing Vision可視化定位：充分利用工具自帶的Timing Vision時(shí)序可視化功能，通過(guò)顏色編碼、實(shí)時(shí)時(shí)延數(shù)據(jù)、異常標(biāo)記提示，快速篩選相位/延遲超標(biāo)網(wǎng)絡(luò)，避免盲目調(diào)諧，大幅提升排查效率。

5. 善用Oops回退，靈活迭代優(yōu)化：調(diào)諧結(jié)果不符合預(yù)期、DRC違規(guī)過(guò)多、時(shí)序未達(dá)標(biāo)時(shí)，第一時(shí)間用Oops功能回退至上一步狀態(tài)；重新調(diào)整調(diào)諧參數(shù)、約束閾值、選線范圍后再重試，減少無(wú)效操作，保留設(shè)計(jì)基線。

常見(jiàn)問(wèn)題解答

針對(duì)AiPT、AiDT調(diào)諧過(guò)程中工程師高頻遇到的疑難問(wèn)題，從故障原因、解決方案、避坑技巧三維度拆解，貼合Allegro工具操作邏輯，落地性更強(qiáng)：

問(wèn)題1：AiPT調(diào)諧后相位仍未滿足設(shè)計(jì)要求，該如何處理？

核心原因：默認(rèn)補(bǔ)償手段不足、補(bǔ)償點(diǎn)位偏離關(guān)鍵路徑、差分對(duì)原始布線偏差過(guò)大、約束閾值設(shè)置過(guò)嚴(yán)。

分級(jí)解決方案：

- 基礎(chǔ)優(yōu)化：?jiǎn)⒂肁iPT內(nèi)置全量補(bǔ)償技術(shù)，勾選非耦合凸塊補(bǔ)償、焊盤入口精細(xì)化補(bǔ)償、差分線段長(zhǎng)微調(diào)等全部選項(xiàng)，擴(kuò)大相位補(bǔ)償范圍；

- 參數(shù)校準(zhǔn)：檢查補(bǔ)償位置設(shè)置，優(yōu)先將補(bǔ)償段放在差分對(duì)中間區(qū)域、遠(yuǎn)離焊盤/過(guò)孔的位置，避開(kāi)阻抗突變點(diǎn)，提升補(bǔ)償效率；

- 手動(dòng)+自動(dòng)結(jié)合：針對(duì)極端相位偏差，先手動(dòng)微調(diào)差分對(duì)線長(zhǎng)、修正布線拐點(diǎn)，縮小相位差后，再次運(yùn)行AiPT自動(dòng)調(diào)諧，避免純自動(dòng)調(diào)諧盲區(qū)；

- 根源排查：核查差分對(duì)布線是否存在過(guò)孔數(shù)量不對(duì)稱、耦合長(zhǎng)度不足、層切換不一致等問(wèn)題，先修復(fù)布線缺陷再調(diào)諧。

問(wèn)題2：AiDT在約束區(qū)域內(nèi)調(diào)諧，存在哪些潛在風(fēng)險(xiǎn)？如何規(guī)避？

核心風(fēng)險(xiǎn)解析：Allegro中約束區(qū)域（如BGA扇出區(qū)、密集布線區(qū)、屏蔽區(qū)域）通常采用縮放線寬、加密間距的規(guī)則，AiDT手風(fēng)琴/長(zhǎng)號(hào)式繞線會(huì)進(jìn)一步擠壓布線空間，引發(fā)阻抗不連續(xù)、串?dāng)_飆升、信號(hào)反射、DRC間距違規(guī)，高速信號(hào)下極易導(dǎo)致SI失效。

防控與補(bǔ)救措施：

- 前置規(guī)避：盡量在非約束區(qū)域完成AiDT延遲調(diào)諧，約束區(qū)域僅做極簡(jiǎn)布線，禁止大面積繞線；

- 參數(shù)管控：約束區(qū)內(nèi)調(diào)諧時(shí)，降低繞線密度，禁用緊湊型繞線模式，保留足夠阻抗匹配空間；

- 驗(yàn)證閉環(huán)：調(diào)諧完成后，必須做阻抗仿真+信號(hào)完整性（SI）仿真，重點(diǎn)核查阻抗波動(dòng)、眼圖質(zhì)量、串?dāng)_衰減指標(biāo)，不合格則重新調(diào)整繞線方案；

- 替代方案：約束區(qū)延遲不達(dá)標(biāo)時(shí)，優(yōu)先通過(guò)層切換、調(diào)整布線路徑補(bǔ)償時(shí)延，而非強(qiáng)制繞線。

問(wèn)題3：如何有效避免調(diào)諧后產(chǎn)生大批量非耦合長(zhǎng)度DRC錯(cuò)誤？

錯(cuò)誤根源：AiPT的非耦合凸塊、AiDT的繞線偏移，以及Allow Gather Move、Allow Uncoupled Bumps等高級(jí)功能，會(huì)主動(dòng)打破差分對(duì)耦合狀態(tài)，新增非耦合線段，觸發(fā)DRC違規(guī)。

長(zhǎng)效避坑方案：

- 功能慎用：非極端相位/延遲偏差，禁止隨意開(kāi)啟Allow Gather Move（聚集移動(dòng)）、Allow Uncoupled Bumps（非耦合凸塊）功能，從源頭減少非耦合長(zhǎng)度；

- 閾值管控：在調(diào)諧參數(shù)中設(shè)置非耦合長(zhǎng)度上限閾值，限制單段非耦合線段長(zhǎng)度，避免超標(biāo)；

- 耦合優(yōu)先：調(diào)諧模式選擇耦合補(bǔ)償優(yōu)先，盡量采用耦合段內(nèi)微調(diào)，替代非耦合段補(bǔ)償；

- 分批校驗(yàn)：調(diào)諧過(guò)程中實(shí)時(shí)監(jiān)控非耦合長(zhǎng)度，每調(diào)諧一組網(wǎng)絡(luò)就做局部DRC檢查，及時(shí)修正，避免批量錯(cuò)誤堆積；

- 后期修復(fù)：若已產(chǎn)生錯(cuò)誤，通過(guò)縮短非耦合段、調(diào)整耦合間距、重新合并差分線段等方式整改，切勿忽略遺留違規(guī)。

結(jié)語(yǔ)

在高速 PCB 設(shè)計(jì)日益復(fù)雜的今天，時(shí)序收斂已成為決定項(xiàng)目成敗的關(guān)鍵環(huán)節(jié)。傳統(tǒng)依賴經(jīng)驗(yàn)、反復(fù)迭代的相位與延時(shí)調(diào)整，不僅效率低下，更易引入人為誤差，極大消耗工程師的精力與項(xiàng)目周期。

AiPT 與 AiDT 作為 Cadence Allegro 平臺(tái)下的時(shí)序優(yōu)化雙引擎，以智能算法為核心，將復(fù)雜的相位控制、Delay Tuning 等繁瑣工作全面自動(dòng)化。它們從底層邏輯上簡(jiǎn)化時(shí)序收斂流程，精準(zhǔn)匹配高速鏈路要求，真正把工程師從重復(fù)、機(jī)械的時(shí)序調(diào)諧中解放出來(lái)，使其能夠聚焦于架構(gòu)規(guī)劃、信號(hào)完整性、電源完整性等更具價(jià)值的核心設(shè)計(jì)。

熟練掌握 AiPT 與 AiDT，不僅是提升工具使用效率，更是升級(jí)高速 PCB 設(shè)計(jì)思維與工作方式。讓時(shí)序優(yōu)化從 “靠經(jīng)驗(yàn)、拼耐心” 轉(zhuǎn)向 “靠智能、講效率”，助力你在高密度、高速度的設(shè)計(jì)挑戰(zhàn)中游刃有余，真正實(shí)現(xiàn)事半功倍、提質(zhì)增效。