AD9228：高性能四通道12位A/D轉(zhuǎn)換器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，A/D轉(zhuǎn)換器（ADC）作為模擬信號(hào)與數(shù)字信號(hào)之間的橋梁，其性能直接影響著整個(gè)系統(tǒng)的精度和穩(wěn)定性。今天，我們就來深入探討一款由Analog Devices推出的高性能四通道12位A/D轉(zhuǎn)換器——AD9228。

文件下載：AD9228.pdf

產(chǎn)品概述

AD9228是一款四通道、12位、40/65 MSPS的A/D轉(zhuǎn)換器，集成了片上采樣保持電路，專為低成本、低功耗、小尺寸和易用性而設(shè)計(jì)。它在小封裝尺寸至關(guān)重要的應(yīng)用中，能夠?qū)崿F(xiàn)出色的動(dòng)態(tài)性能和低功耗，適用于醫(yī)療成像、便攜式超聲、數(shù)字波束形成系統(tǒng)、無線電接收器等多個(gè)領(lǐng)域。

關(guān)鍵特性

集成度與功耗

• 高集成度：四個(gè)ADC集成在一個(gè)小尺寸、節(jié)省空間的封裝中，大大減少了電路板的占用面積，提高了系統(tǒng)的集成度。
• 低功耗：在65 MSPS的采樣率下，每個(gè)通道的功耗僅為119 mW，非常適合對(duì)功耗要求較高的便攜式設(shè)備。

性能指標(biāo)

• 高分辨率與精度：具有12位的分辨率，保證了信號(hào)轉(zhuǎn)換的高精度。無失碼保證，偏移誤差、增益誤差等指標(biāo)表現(xiàn)出色，能夠滿足大多數(shù)應(yīng)用的需求。
• 出色的動(dòng)態(tài)性能：SNR可達(dá)70 dB（至奈奎斯特頻率），ENOB為11.3位，SFDR為82 dBc（至奈奎斯特頻率），提供了良好的信號(hào)質(zhì)量和抗干擾能力。
• 優(yōu)秀的線性度：DNL典型值為±0.3 LSB，INL典型值為±0.4 LSB，確保了信號(hào)轉(zhuǎn)換的線性度。

接口與靈活性

• 串行LVDS接口：采用串行LVDS接口（ANSI - 644，默認(rèn)），支持低功耗、減少信號(hào)選項(xiàng)（類似于IEEE 1596.3），提供數(shù)據(jù)和幀時(shí)鐘輸出，方便與其他設(shè)備進(jìn)行接口。
• 靈活的控制與配置：通過SPI控制，可實(shí)現(xiàn)多種靈活的功能，如可編程時(shí)鐘和數(shù)據(jù)對(duì)齊、可編程數(shù)字測(cè)試模式生成等，滿足不同系統(tǒng)的特定需求。

工作原理

AD9228采用流水線式ADC架構(gòu)，分為三個(gè)部分：一個(gè)4位的第一級(jí)，接著是八個(gè)1.5位的級(jí)和一個(gè)最終的3位閃存。每個(gè)級(jí)提供足夠的重疊來糾正前一級(jí)的閃存誤差，量化輸出在數(shù)字校正邏輯中組合成最終的12位結(jié)果。流水線架構(gòu)允許第一級(jí)處理新的輸入樣本，而其余級(jí)處理先前的樣本，采樣發(fā)生在時(shí)鐘的上升沿。

設(shè)計(jì)要點(diǎn)

模擬輸入考慮

• 差分輸入電路：AD9228的模擬輸入是一個(gè)差分開關(guān)電容電路，能夠處理差分輸入信號(hào)，支持寬共模范圍，同時(shí)保持出色的性能。建議使用中電源的輸入共模電壓，以最小化信號(hào)相關(guān)誤差，實(shí)現(xiàn)最佳性能。
• 輸入驅(qū)動(dòng)配置：可以采用多種方式驅(qū)動(dòng)AD9228，如使用AD8332差分驅(qū)動(dòng)器進(jìn)行差分輸入，或采用差分變壓器耦合配置。在單端輸入配置中，需要注意源阻抗匹配，以減少SFDR和失真性能的下降。

時(shí)鐘輸入考慮

• 差分時(shí)鐘信號(hào)：為了實(shí)現(xiàn)最佳性能，AD9228的采樣時(shí)鐘輸入（CLK+和CLK - ）必須使用差分信號(hào)進(jìn)行時(shí)鐘驅(qū)動(dòng)?？梢酝ㄟ^變壓器或電容進(jìn)行交流耦合，這些引腳內(nèi)部有偏置，無需額外偏置。
• 時(shí)鐘抖動(dòng)：高速、高分辨率的ADC對(duì)時(shí)鐘輸入的質(zhì)量非常敏感，時(shí)鐘抖動(dòng)會(huì)導(dǎo)致SNR下降。建議使用低抖動(dòng)、晶體控制的振蕩器作為時(shí)鐘源，并將時(shí)鐘驅(qū)動(dòng)器的電源與ADC輸出驅(qū)動(dòng)器的電源分開，以避免數(shù)字噪聲對(duì)時(shí)鐘信號(hào)的調(diào)制。

電源與接地

• 電源供應(yīng)：建議使用兩個(gè)獨(dú)立的1.8 V電源，一個(gè)用于模擬（AVDD），一個(gè)用于數(shù)字（DRVDD）。如果只有一個(gè)電源，需要進(jìn)行適當(dāng)?shù)母綦x和濾波。
• 接地設(shè)計(jì)：使用單個(gè)PCB接地平面，通過適當(dāng)?shù)娜ヱ詈椭悄芊謪^(qū)，將模擬、數(shù)字和時(shí)鐘部分分開，以實(shí)現(xiàn)最佳性能。

數(shù)字輸出與定時(shí)

• LVDS輸出：AD9228的差分輸出默認(rèn)符合ANSI - 644 LVDS標(biāo)準(zhǔn)，也可以通過SDIO/ODM引腳或SPI切換到低功耗、減少信號(hào)選項(xiàng)。LVDS輸出便于與ASIC和FPGA等設(shè)備接口，在嘈雜環(huán)境中具有出色的開關(guān)性能。
• 輸出時(shí)鐘：提供兩個(gè)輸出時(shí)鐘DCO和FCO，DCO用于時(shí)鐘輸出數(shù)據(jù)，是采樣時(shí)鐘的六倍；FCO用于信號(hào)新輸出字節(jié)的開始，等于采樣時(shí)鐘速率。

評(píng)估板使用

AD9228評(píng)估板提供了所有必要的支持電路，可用于在各種模式和配置下操作ADC?？梢酝ㄟ^變壓器或AD8332驅(qū)動(dòng)器進(jìn)行差分驅(qū)動(dòng)，也可以進(jìn)行單端驅(qū)動(dòng)。通過改變跳線連接，可以選擇不同的輸入配置。在使用評(píng)估板時(shí)，需要注意信號(hào)源的低相位噪聲和模擬輸入信號(hào)的濾波，以實(shí)現(xiàn)ADC的最佳性能。

總結(jié)

AD9228以其高集成度、低功耗、出色的性能和靈活的配置，成為電子工程師在設(shè)計(jì)高性能A/D轉(zhuǎn)換系統(tǒng)時(shí)的理想選擇。無論是醫(yī)療成像、便攜式設(shè)備還是無線電通信等領(lǐng)域，AD9228都能夠提供可靠的解決方案。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體應(yīng)用需求，合理考慮模擬輸入、時(shí)鐘輸入、電源接地等方面的設(shè)計(jì)要點(diǎn)，以充分發(fā)揮AD9228的性能優(yōu)勢(shì)。你在使用類似的A/D轉(zhuǎn)換器時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。