AT43USB380：AT43USB370的USB 2.0 OTG升級方案
AT43USB380：AT43USB370的USB 2.0 OTG升級方案
在電子設計領域，不斷地對原有的產(chǎn)品進行升級和優(yōu)化是推動技術進步的重要途徑。今天我們要探討的AT43USB380，就是Atmel公司對AT43USB370進行的一次重要升級，它在支持USB 2.0 On - The - Go（OTG）規(guī)范方面表現(xiàn)出色。
文件下載：AT43USB380E-AC.pdf
一、AT43USB380概述
AT43USB380是AT43USB370主機/功能處理器的直接升級版本，旨在支持USB 2.0 OTG規(guī)范。它既可以作為單芯片主機/功能處理器獨立工作，也可以與外部Atmel電荷泵配合，構成完整的OTG解決方案。
從功能上看，AT43USB380作為主機/功能處理器與AT43USB370基本等效，在現(xiàn)有AT43USB370設計中，只需進行少量硬件修改，就可以用AT43USB380替代AT43USB370。不過，兩者在引腳分配上存在差異，這主要是因為AT43USB380增加了片上OTG接口。
二、硬件特性
1. 片上OTG接口
為支持OTG功能，AT43USB380增加了片上OTG接口。該接口包含ID、DISCHARGE、PUMP、CONTROL、EN、SESS_VLD、SESS_END、SESS_HIGH和SESS_LOW等信號。在OTG會話期間，這些信號用于確定AT43USB380和連接的支持OTG的USB設備的角色，是作為主機還是功能設備。大家在設計時，要特別關注這些信號的連接和配置，以確保OTG功能的正常實現(xiàn)。
2. 8/16/32位通用主機處理器接口
AT43USB380具有可變寬度的通用主機處理器接口，而AT43USB370僅支持32位主機接口。AT43USB380主機接口的寬度由固件配置決定，這為設計帶來了更大的靈活性。在實際應用中，我們可以根據(jù)具體需求選擇合適的接口寬度，以優(yōu)化系統(tǒng)性能。
3. 簡化的系統(tǒng)接口
與AT43USB370相比，AT43USB380不再需要用于握手的GPIO。系統(tǒng)處理器可以直接寫入AT43USB380寄存器，從而消除了PROG、SEL、READY、DONE、MORE、INTR_IN等信號的需求。WAIT_N信號也僅作為SYS_CLK同步的預防措施，并非必需。這種簡化的設計減少了硬件復雜度，提高了系統(tǒng)的穩(wěn)定性。
4. 多達16個GPIO引腳
GPIO引腳與主機處理器接口復用。當主機處理器接口為8位或16位時，主機處理器接口中最多16個未使用的引腳可以用作GPIO引腳。同時，還提供了高級API來訪問這些GPIO引腳，方便開發(fā)者進行功能擴展。
三、固件開發(fā)環(huán)境
在固件開發(fā)環(huán)境方面，AT43USB380與AT43USB370共享相同的高級API和低級固件庫。此外，AT43USB380的固件套件還增加了以下內(nèi)容：
1. 特定于OTG支持的高級API
新增的高級API數(shù)量少于10個，這些API為開發(fā)者提供了方便的接口，用于實現(xiàn)OTG功能。
2. 嵌入式低級OTG固件
AT43USB380硬件中嵌入了支持主機協(xié)商協(xié)議（HNP）和會話請求協(xié)議（SRP）的低級OTG固件。這些協(xié)議對于OTG會話的建立和管理至關重要，開發(fā)者需要深入理解并正確使用。
同時，AT43USB380與AT43USB370共享相同的調(diào)試工具。在開發(fā)過程中，可以將AT43USB380視為一個黑盒，通過少量（少于25個）符合ANSI C標準的高級API與它進行通信。實際的USB協(xié)議（包括HNP和SRP）對主機處理器是透明的。
四、引腳描述
| AT43USB380的引腳功能豐富，涵蓋了系統(tǒng)接口、USB接口、電荷泵接口、振蕩器和時鐘、JTAG接口、測試引腳以及電源/接地引腳等多個方面。詳細的引腳描述如下表所示： | 信號名稱 | 方向 | 極性 | 寬度 | 描述 |
|---|---|---|---|---|---|
| System Interface | |||||
| SYS_CLK | I | 1 | 主機系統(tǒng)時鐘輸入，用于WAIT_N和DREQ_N的同步（同步要求可通過內(nèi)部寄存器設置啟用/禁用） | ||
| A[7:0] | I | 8 | 系統(tǒng)地址總線 | ||
| CS_N | I | LO | 1 | 來自系統(tǒng)（ARM?）的CHIP_SELECT信號 | |
| D[15:0] | B | 16 | 系統(tǒng)數(shù)據(jù)總線[15:0] | ||
| D[31:16]/ GPIO[15:0] | B | 16 | BWIDTH[1:0]=1x : 系統(tǒng)數(shù)據(jù)總線[31:16] BWIDTH[1:0]=0x : GPIO[15:0] | ||
| DACK_N | I | LO | 1 | 來自系統(tǒng)（ARM）的DMA確認 | |
| DREQ_N | O | LO | 1 | 向系統(tǒng)（ARM）的DMA請求 | |
| INTR_OUT | O | HI | 1 | 向系統(tǒng)（ARM）的中斷 | |
| OE_N | I | LO | 1 | 來自系統(tǒng)（ARM）的OUTPUT_ENABLE | |
| WAIT_N | O | LO | 1 | 向系統(tǒng)（ARM）的WAIT | |
| WE_N | I | LO | 1 | 來自系統(tǒng)（ARM）的WRITE_ENABLE | |
| BWIDTH[1:0] | I | 2 | 系統(tǒng)數(shù)據(jù)總線大小: 00 : 8位接口D[7:0] 01 : 16位接口D[15:0] 1x : 32位接口D[31:0] | ||
| WAKEUP_N | I | LO | 1 | 來自系統(tǒng)的喚醒請求 | |
| USB Interface | |||||
| DM | B | 1 | USB線（D - ） | ||
| DP | B | 1 | USB線（D + ） | ||
| ID | I | 1 | OTG設備類型識別；用于區(qū)分Mini - A和Mini - B插頭 | ||
| RPU_EN | O | 1 | 啟用D + 線的電阻上拉 | ||
| RPD_EN | O | 1 | 啟用D + /D - 線的電阻下拉 | ||
| Charge Pump Interface | |||||
| CPClk | O | 1 | 電荷泵時鐘輸出 | ||
| EN | O | 1 | 電荷泵；啟用電荷泵 | ||
| PUMP_EN | O | 1 | 電荷泵；啟用電荷泵 | ||
| SESS_VLD | I | 1 | 電荷泵；當VBUS > VSESS_VLD時為高電平，否則為“0” | ||
| SESS_END | I | 1 | 電荷泵；當VBUS > VSESS_END時為高電平，否則為“0” | ||
| SESS_LOW | I | 1 | 電荷泵；當VBUS > VSESS_LOW時為高電平，否則為“0” | ||
| SESS_HIGH | I | 1 | 電荷泵；當VBUS > VSESS_HIGH時為高電平，否則為“0” | ||
| LOW_CUR | O | 1 | 限制電荷泵的電流輸出。在配置為B設備時，用于VBUS脈沖期間 | ||
| DISCHARGE | O | 1 | 電荷泵；將VBUS接地 | ||
| Oscillator, Clocks | |||||
| XTAL1 | I | 1 | 振蕩器輸入 | ||
| XTAL2 | O | 1 | 振蕩器輸出 | ||
| LFT | I | 1 | PLL環(huán)路濾波器 | ||
| CLK_SEL | I | 1 | 晶體和外部振蕩器之間的時鐘源選擇 | ||
| RESET_N | I | LO | 1 | USB處理器的復位 | |
| Jtag Interface | |||||
| TCK/SI | I | 1 | TP3 = 0: JTAG時鐘 - 來自JTAG控制器；TP3 = 1: SI - EEPROM | ||
| TDI/SCK | I | 1 | TP3 = 0: JTAG串行數(shù)據(jù)輸入 - 來自JTAG控制器；TP3 = 1: SCK - EEPROM | ||
| TDO/SO | O | 1 | TP3 = 0: JTAG串行數(shù)據(jù)輸出 - 來自JTAG控制器；TP3 = 1: SO - EEPROM | ||
| TMS/CS | I | 1 | TP3 = 0: JTAG模式選擇 - 來自JTAG控制器；TP3 = 1: CS - EEPROM | ||
| TRST_N | I | LO | 1 | 來自JTAG控制器的JTAG復位 | |
| Test Pins | |||||
| TP0 | I | 1 | 測試引腳0 | ||
| TP1 | I | 1 | 測試引腳1 | ||
| TP2 | I | 1 | 測試引腳2 | ||
| TP3 | I | 1 | 測試引腳3 | ||
| TP4/SCAN_EN | I | 1 | 測試引腳4/SCAN_EN | ||
| TP_CLK /D_CLK | O | 1 | 時鐘測試輸出/SIE DPLL提取的時鐘 | ||
| TP_RCV_DATA /RCV_DATA | O | 1 | 提取的串行數(shù)據(jù)測試輸出 | ||
| Power/Ground Pins | |||||
| VEXT18 | O | 3 | 1.8V穩(wěn)壓輸出 | ||
| VDD | I | 5 | 3.3V輸入 | ||
| VSS | 10 | 接地 |
同時，文檔還給出了詳細的引腳分配表，這里就不一一列舉了。大家在進行硬件設計時，一定要仔細對照引腳描述和分配表，確保引腳連接正確。
五、USB - OTG接口連接（主機模式）
在主機模式下，AT43USB380的USB和電荷泵連接如圖所示（文檔中的Figure 1）。從圖中可以看到，需要連接多個電阻、電容等元件，并且要正確連接電荷泵的各個引腳，以確保系統(tǒng)正常工作。大家在實際設計中，要根據(jù)電路圖仔細進行元件選型和布局，注意信號的干擾和電源的穩(wěn)定性。
總之，AT43USB380為電子工程師提供了一個強大的USB 2.0 OTG解決方案。通過對其硬件特性、固件開發(fā)環(huán)境和引腳等方面的了解，我們可以更好地利用這個芯片進行產(chǎn)品設計。大家在使用過程中，遇到問題可以隨時查閱相關文檔，或者與Atmel的技術支持人員溝通。你在設計中是否使用過類似的芯片呢？有沒有遇到過一些獨特的問題？歡迎在評論區(qū)分享你的經(jīng)驗。
發(fā)布評論請先 登錄
LPC43S57 USB1主機配置問題求解
如何設置USB_OTG1_PWR？
深入剖析Atmel AT43USB370：USB 2.0雙角色處理器的卓越性能與應用
探索AT43USB355：適用于游戲控制器的高性能USB微控制器
深入解析AT43USB326：8位微控制器的卓越之選
深入解析AT43USB325：多功能8位微控制器的技術探秘
AT43USB320A：高性能8位微控制器的深度解析
深入解析TUSB214：USB 2.0高速信號調(diào)節(jié)器的卓越之選
USB 2.0靜電保護方案
如何為IoT設備添加USB功能？樂鑫ESP-USB單芯片方案詳解
探索TS3USB30：高速USB 2.0信號切換的理想之選
高速USB 2.0信號隔離切換利器：TS3USB31詳解
TPD4S214：USB OTG保護的理想之選
USB2534D USB 2.0高速4端口集線器控制器技術解析
評論