AD9243：高性能14位3 MSPS模數(shù)轉(zhuǎn)換器的深度解析

在電子設(shè)計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。AD9243作為一款14位、3 MSPS的單芯片模數(shù)轉(zhuǎn)換器，以其出色的性能和靈活的設(shè)計，在眾多應(yīng)用場景中展現(xiàn)出強(qiáng)大的優(yōu)勢。本文將深入剖析AD9243的特性、工作原理、應(yīng)用場景以及設(shè)計要點，為電子工程師們提供全面的參考。

文件下載：AD9243.pdf

1. 產(chǎn)品概述

AD9243是一款采用低成本、高速CMOS工藝和新穎架構(gòu)的14位、3 MSPS模數(shù)轉(zhuǎn)換器。它集成了片上高性能、低噪聲采樣保持放大器（SHA）和可編程電壓基準(zhǔn)，具有低功耗、高精度、寬動態(tài)范圍等特點。其44引腳的MQFP封裝，為設(shè)計提供了便利。

1.1 關(guān)鍵特性

• 低功耗：在單+5 V電源供電下，功耗僅為110 mW。
• 高精度：積分非線性誤差（INL）為±2.5 LSB，差分非線性誤差（DNL）為±0.6 LSB，輸入?yún)⒖荚肼暈?.36 LSB rms。
• 寬動態(tài)范圍：信噪比和失真比（S/N+D）可達(dá)79.0 dB，無雜散動態(tài)范圍（SFDR）可達(dá)91.0 dB。
• 靈活的輸入輸出：支持單端和差分輸入，數(shù)字輸出為直二進(jìn)制格式，可與+3 V和+5 V CMOS邏輯家族接口。

2. 工作原理

2.1 管道架構(gòu)

AD9243采用四級管道架構(gòu)，除最后一級外，每一級由一個低分辨率閃存A/D、一個開關(guān)電容DAC和級間殘差放大器（MDAC）組成。殘差放大器將重建的DAC輸出與閃存輸入之間的差值放大，用于下一級處理。每一級使用一位冗余來實現(xiàn)閃存誤差的數(shù)字校正。最后一級為閃存A/D。

2.2 采樣保持放大器（SHA）

SHA是AD9243的重要組成部分，它在時鐘上升沿采樣模擬輸入信號。在時鐘低電平期間，SHA處于采樣模式；在時鐘高電平期間，處于保持模式。SHA的優(yōu)化設(shè)計使其能夠滿足通信、成像和數(shù)據(jù)采集等應(yīng)用的高性能要求，同時保持低功耗。

2.3 時鐘輸入

AD9243的內(nèi)部時序電路使用時鐘的兩個邊沿來生成各種內(nèi)部時序信號。時鐘輸入必須滿足最小脈沖寬度高和低的規(guī)格要求，以確保額定性能。時鐘質(zhì)量對ADC的動態(tài)范圍有重要影響，低抖動的晶體控制振蕩器是最佳的時鐘源。

3. 模擬輸入與參考

3.1 模擬輸入結(jié)構(gòu)

AD9243的模擬輸入采用差分結(jié)構(gòu)，具有高度的靈活性。用戶可以輕松配置輸入為單端或差分操作，輸入信號的直流偏移可以獨立于轉(zhuǎn)換器的輸入跨度進(jìn)行調(diào)整。輸入到A/D核心的電壓為VINA和VINB輸入引腳電壓之差，即VCORE = VINA - VINB。

3.2 參考操作

AD9243包含一個片上帶隙基準(zhǔn)，可通過引腳連接生成1 V或2.5 V的輸出。用戶還可以通過添加兩個外部電阻來生成其他參考電壓，或者使用外部參考以提高精度和漂移性能。

4. 驅(qū)動模擬輸入

4.1 單端操作

單端操作時，VINA通過交流或直流耦合連接到輸入信號源，VINB偏置到對應(yīng)于中間代碼轉(zhuǎn)換的適當(dāng)電壓。直流耦合時，需要使用運算放大器對輸入信號進(jìn)行縮放和電平轉(zhuǎn)換；交流耦合時，通過耦合電容將運算放大器的輸出電平轉(zhuǎn)換到AD9243的共模電壓。

4.2 差分操作

差分操作時，VINA和VINB同時由輸入信號的同相和反相版本驅(qū)動。差分操作具有信號擺幅小、對輸入信號源的線性要求低、可使用受限擺幅的運算放大器、最小化偶次諧波產(chǎn)物以及具有噪聲免疫能力等優(yōu)點?？梢酝ㄟ^RF變壓器或雙運算放大器差分驅(qū)動器實現(xiàn)單端到差分的轉(zhuǎn)換。

5. 數(shù)字輸入與輸出

5.1 數(shù)字輸出

AD9243的輸出數(shù)據(jù)為正真直二進(jìn)制格式，適用于所有輸入范圍。通過反轉(zhuǎn)最高有效位（MSB）可以創(chuàng)建補碼輸出數(shù)據(jù)格式。

5.2 超出范圍指示（OTR）

OTR是一個數(shù)字輸出，用于指示模擬輸入電壓是否超出轉(zhuǎn)換器的輸入范圍。當(dāng)模擬輸入電壓超出范圍時，OTR為高電平；當(dāng)輸入電壓在范圍內(nèi)時，OTR為低電平。通過將OTR與MSB及其補碼進(jìn)行邏輯與運算，可以檢測過范圍高或欠范圍低的情況。

5.3 數(shù)字輸出驅(qū)動器考慮

AD9243的輸出驅(qū)動器可以通過設(shè)置DRVDD為+5 V或3.3 V來與+5 V或3.3 V邏輯家族接口。在驅(qū)動大電容負(fù)載或大扇出時，可能需要額外的去耦電容或外部緩沖器/鎖存器。

6. 接地與去耦

6.1 模擬和數(shù)字接地

在高速、高分辨率系統(tǒng)中，正確的接地至關(guān)重要。建議使用多層印刷電路板（PCB），以提供最佳的接地和電源方案。模擬和數(shù)字接地引腳應(yīng)直接連接在一起，以減少電磁干擾（EMI）并提高性能。

6.2 模擬和數(shù)字電源去耦

AD9243具有獨立的模擬和數(shù)字電源及接地引腳，有助于減少數(shù)字信號對敏感模擬信號的干擾。模擬電源AVDD應(yīng)盡可能靠近芯片與模擬地AVSS去耦，數(shù)字電源DVDD和DRVDD也需要適當(dāng)?shù)娜ヱ睢?/p>

7. 應(yīng)用場景

7.1 直接中頻下變頻

AD9243在差分模式下的性能可延伸到多個奈奎斯特區(qū)域，適用于窄帶和寬帶應(yīng)用中的混頻下變頻。通過采樣過程，IF信號可以被混頻到ADC的基帶區(qū)域，從而消除了完整的混頻器級及其相關(guān)的放大器和濾波器，降低了成本和功耗。

7.2 數(shù)據(jù)采集與成像

在數(shù)據(jù)采集和成像應(yīng)用中，AD9243的高精度和低噪聲特性使其能夠準(zhǔn)確地采集和轉(zhuǎn)換模擬信號。單端輸入配置適用于許多數(shù)據(jù)采集和成像應(yīng)用，而差分輸入配置則可以提供更好的失真和噪聲性能。

8. 總結(jié)

AD9243作為一款高性能的14位3 MSPS模數(shù)轉(zhuǎn)換器，具有低功耗、高精度、寬動態(tài)范圍和靈活的輸入輸出等優(yōu)點。在設(shè)計過程中，工程師需要根據(jù)具體應(yīng)用場景選擇合適的輸入輸出配置、參考電壓和運算放大器，并注意接地和去耦等問題，以充分發(fā)揮AD9243的性能優(yōu)勢。你在使用AD9243的過程中遇到過哪些挑戰(zhàn)？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗。