MAX1248/MAX1249：高效低功耗4通道10位串行ADC的設(shè)計與應(yīng)用

在電子設(shè)計領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個關(guān)鍵環(huán)節(jié)，它直接影響到系統(tǒng)的數(shù)據(jù)采集和處理能力。MAX1248/MAX1249是一款由MAXIM推出的+2.7V至+5.25V供電的低功耗4通道10位串行ADC，在便攜式數(shù)據(jù)記錄、醫(yī)療儀器、筆式數(shù)字化儀等眾多領(lǐng)域有著廣泛的應(yīng)用。今天，我們就來深入了解一下這款A(yù)DC的特點、工作原理以及應(yīng)用要點。

文件下載：MAX1248.pdf

一、產(chǎn)品概述

MAX1248/MAX1249集成了4通道多路復(fù)用器、高帶寬跟蹤/保持電路和串行接口，具備高轉(zhuǎn)換速度和低功耗的優(yōu)勢。它采用單+2.7V至+5.25V電源供電，模擬輸入可通過軟件配置為單極性/雙極性和單端/差分操作模式。其4線串行接口可直接連接SPI?/QSPI?和MICROWIRE?設(shè)備，無需外部邏輯；串行選通輸出還能直接連接TMS320系列數(shù)字信號處理器。

1.1 主要特點

• 多通道輸入：支持4通道單端或2通道差分輸入，滿足不同的信號采集需求。
• 低功耗：在不同工作模式下，功耗表現(xiàn)出色。例如，在133ksps、+3V供電時，電流為1.2mA；在1ksps、+3V供電時，電流為54μA；在掉電模式下，電流僅為1μA。
• 寬電源范圍：單電源供電范圍為+2.7V至+5.25V，增強(qiáng)了系統(tǒng)的靈活性。
• 內(nèi)部參考：MAX1248內(nèi)置2.5V參考，而MAX1249需要外部參考；兩者都有參考緩沖放大器，電壓調(diào)整范圍為±1.5%。
• 兼容接口：SPI/QSPI/MICROWIRE/TMS320兼容的4線串行接口，便于與各種微處理器和數(shù)字信號處理器連接。
• 軟件配置：軟件可配置單極性或雙極性輸入，增加了使用的靈活性。
• 小封裝：采用16引腳QSOP封裝，占用的電路板面積與8引腳SO封裝相同。

1.2 應(yīng)用領(lǐng)域

• 便攜式數(shù)據(jù)記錄：低功耗特性使其非常適合用于便攜式設(shè)備的數(shù)據(jù)采集和記錄。
• 醫(yī)療儀器：高精度和多通道輸入滿足醫(yī)療設(shè)備對信號采集的需求。
• 筆式數(shù)字化儀：能夠準(zhǔn)確采集筆的位置和壓力等信息。
• 數(shù)據(jù)采集：廣泛應(yīng)用于各種數(shù)據(jù)采集系統(tǒng)中。
• 電池供電儀器：低功耗設(shè)計延長了電池的使用時間。
• 系統(tǒng)監(jiān)控：可對系統(tǒng)的模擬信號進(jìn)行實時監(jiān)測。

二、技術(shù)參數(shù)與性能

2.1 絕對最大額定值

了解器件的絕對最大額定值對于確保其安全可靠運行至關(guān)重要。MAX1248/MAX1249的絕對最大額定值包括電源電壓、輸入電壓、輸出電流等參數(shù)。例如，VDD至AGND、DGND的電壓范圍為 -0.3V至+6V，AGND至DGND的電壓范圍為 -0.3V至+0.3V等。在設(shè)計電路時，務(wù)必確保各引腳的電壓和電流不超過這些額定值，以免造成器件損壞。

2.2 電氣特性

• 直流精度：分辨率為10位，相對精度（INL）在不同型號下有所不同，如MAX124A為±0.5LSB，MAX124B為±1.0LSB；差分非線性（DNL）在全溫度范圍內(nèi)無丟失碼，最大為±1LSB；偏移誤差和增益誤差也有相應(yīng)的規(guī)定。
• 動態(tài)特性：在10kHz正弦波輸入、0V至2.500Vp-p、133ksps、2.0MHz外部時鐘、雙極性輸入模式下，信號噪聲失真比（SINAD）為66dB，總諧波失真（THD）為 -70dB，無雜散動態(tài)范圍（SFDR）為70dB，通道間串?dāng)_為 -75dB，小信號帶寬為2.25MHz，全功率帶寬為1.0MHz。
• 轉(zhuǎn)換速率：轉(zhuǎn)換時間根據(jù)不同的時鐘模式和條件有所不同。例如，內(nèi)部時鐘、SHDN = FLOAT時，轉(zhuǎn)換時間為5.5至7.5μs；內(nèi)部時鐘、SHDN = VDD時，轉(zhuǎn)換時間為35至65μs；外部時鐘 = 2MHz、12個時鐘/轉(zhuǎn)換周期時，轉(zhuǎn)換時間為6μs。

2.3 時序特性

MAX1248/MAX1249的時序特性包括采集時間、數(shù)據(jù)建立和保持時間、時鐘脈沖寬度等。例如，采集時間（tACQ）為1.5μs，DIN至SCLK的建立時間（tDS）為100ns，SCLK下降沿到輸出數(shù)據(jù)有效的時間（tDO）在不同型號和條件下有所不同。在設(shè)計系統(tǒng)時，需要根據(jù)這些時序要求來確保數(shù)據(jù)的正確傳輸和轉(zhuǎn)換。

三、工作原理

3.1 偽差分輸入

ADC的模擬比較器采用偽差分輸入架構(gòu)。在單端模式下，IN+內(nèi)部連接到CH0 - CH3，IN - 連接到COM；在差分模式下，IN+和IN - 從CH0/CH1和CH2/CH3兩對通道中選擇。在差分模式下，只有IN+的信號被采樣，IN - 必須在轉(zhuǎn)換期間相對于AGND保持穩(wěn)定在±0.5LSB（最佳結(jié)果為±0.1LSB），可通過連接0.1μF電容到AGND來實現(xiàn)。

3.2 跟蹤/保持

跟蹤/保持電路在控制字的第5位移入后的時鐘下降沿進(jìn)入跟蹤模式，在第8位移入后的時鐘下降沿進(jìn)入保持模式。如果轉(zhuǎn)換器設(shè)置為單端輸入，IN - 連接到COM，采樣“+”輸入；如果設(shè)置為差分輸入，IN - 連接到“ - ”輸入，采樣|IN+ - IN - |的差值。跟蹤/保持的采集時間與輸入信號的源阻抗有關(guān)，源阻抗越高，采集時間越長。采集時間（tACQ）的計算公式為：[tACQ = 7.6 times (RS + R{IN}) times 16 pF]，其中(R_{IN}=9 k Omega)，(R_S)為輸入信號的源阻抗，且tACQ不小于1.5μs。當(dāng)源阻抗低于3kΩ時，對ADC的交流性能影響不大；若使用更高的源阻抗，可在模擬輸入引腳連接0.01μF電容，但會形成RC濾波器，限制ADC的信號帶寬。

3.3 轉(zhuǎn)換過程

轉(zhuǎn)換通過將控制字節(jié)時鐘輸入DIN來啟動。當(dāng)CS為低電平時，SCLK的每個上升沿將一位數(shù)據(jù)從DIN時鐘輸入到MAX1248/MAX1249的內(nèi)部移位寄存器。CS下降后，第一個到達(dá)的邏輯“1”位定義控制字節(jié)的MSB?？刂谱止?jié)的格式包括START、SEL2 - SEL0、UNI/BIP、SGL/DIF、PD1 - PD0等位，用于選擇通道、轉(zhuǎn)換模式、時鐘模式和電源模式等。

3.4 時鐘模式

MAX1248/MAX1249可使用外部串行時鐘或內(nèi)部時鐘進(jìn)行逐次逼近轉(zhuǎn)換。

• 外部時鐘模式：外部時鐘不僅用于數(shù)據(jù)的移入和移出，還驅(qū)動模數(shù)轉(zhuǎn)換步驟。SSTRB在控制字節(jié)的最后一位之后脈沖高電平一個時鐘周期，逐次逼近位決策在接下來的10個SCLK下降沿出現(xiàn)在DOUT上。當(dāng)CS為高電平時，SSTRB和DOUT進(jìn)入高阻態(tài)。
• 內(nèi)部時鐘模式：MAX1248/MAX1249內(nèi)部生成自己的轉(zhuǎn)換時鐘，減輕了微處理器運行SAR轉(zhuǎn)換時鐘的負(fù)擔(dān)，允許在0MHz至2MHz的任何時鐘速率下讀取轉(zhuǎn)換結(jié)果。SSTRB在轉(zhuǎn)換開始時變?yōu)榈碗娖?，轉(zhuǎn)換完成后變?yōu)楦唠娖剑畲蟮碗娖綍r間為7.5μs（(overline{SHDN}= FLOAT)），在此期間SCLK應(yīng)保持低電平以獲得最佳噪聲性能。

四、應(yīng)用要點

4.1 電源上電復(fù)位

上電時，如果SHDN未拉低，內(nèi)部上電復(fù)位電路將使MAX1248/MAX1249在內(nèi)部時鐘模式下激活，SSTRB為高電平，準(zhǔn)備進(jìn)行轉(zhuǎn)換。電源穩(wěn)定后，內(nèi)部復(fù)位時間為10μs，在此期間不應(yīng)進(jìn)行轉(zhuǎn)換。

4.2 參考緩沖補(bǔ)償

SHDN引腳除了具有關(guān)機(jī)功能外，還可選擇內(nèi)部或外部補(bǔ)償。外部補(bǔ)償通過將SHDN浮空實現(xiàn)，使用4.7μF電容在VREF引腳，可確保參考緩沖器的穩(wěn)定性，允許轉(zhuǎn)換器以2MHz的全時鐘速度運行，但會增加上電時間；內(nèi)部補(bǔ)償通過將SHDN拉高實現(xiàn)，無需外部電容，上電時間最短，內(nèi)部時鐘模式下最大時鐘速率為2MHz，外部時鐘模式下為400kHz。

4.3 電源模式選擇

可以通過將轉(zhuǎn)換器置于低電流關(guān)機(jī)狀態(tài)來節(jié)省功率。通過DIN控制字節(jié)的PD1和PD0位選擇全功率下降或快速功率下降模式（SHDN為高電平或浮空）。全功率下降模式關(guān)閉所有消耗靜態(tài)電流的芯片功能，將電源電流通常降低到2μA；快速功率下降模式關(guān)閉除帶隙參考外的所有電路，電源電流為30μA。在內(nèi)部補(bǔ)償模式下，上電時間可縮短至5μs。

4.4 布局、接地和旁路

為了獲得最佳性能，建議使用印刷電路板，避免使用繞線板。電路板布局應(yīng)確保數(shù)字和模擬信號線相互分離，避免模擬和數(shù)字（特別是時鐘）線相互平行或數(shù)字線位于ADC封裝下方。建立單點模擬接地（星型接地點）在AGND，與邏輯接地分開，將所有其他模擬接地和DGND連接到星型接地。在VDD電源引腳附近使用0.1μF和1μF電容旁路到星型接地，以減少電源噪聲的影響。如果+3V電源噪聲較大，可連接10Ω電阻作為低通濾波器。

4.5 高速數(shù)字接口

MAX1248/MAX1249可與QSPI接口，使用特定電路（(f_{SCLK}=2.0 MHz)，(CPOL=0)，(CPHA=0)），并可通過編程對四個通道進(jìn)行轉(zhuǎn)換，結(jié)果存儲在內(nèi)存中，減輕了CPU的負(fù)擔(dān)。此外，還可與TMS320LC3x接口，通過特定的步驟啟動轉(zhuǎn)換并讀取結(jié)果。

五、總結(jié)

MAX1248/MAX1249是一款功能強(qiáng)大、性能優(yōu)越的低功耗4通道10位串行ADC。其豐富的功能和靈活的配置使其適用于多種應(yīng)用場景。在設(shè)計過程中，我們需要充分了解其技術(shù)參數(shù)、工作原理和應(yīng)用要點，合理選擇電源模式、參考緩沖補(bǔ)償方式，優(yōu)化電路板布局和接地，以確保系統(tǒng)的穩(wěn)定運行和高性能。同時，根據(jù)具體的應(yīng)用需求，選擇合適的時鐘模式和接口方式，實現(xiàn)與其他設(shè)備的有效連接和數(shù)據(jù)傳輸。你在使用MAX1248/MAX1249過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。