一句話結(jié)論
回流路徑沿著阻抗最低的路徑流動(dòng),高頻時(shí)就是信號(hào)線下方的參考平面。
先說個(gè)我踩過的坑
早幾年設(shè)計(jì)一塊USB3.0的板子,原理圖檢查了八百遍,PCB走線也算美觀。樣品回來一測試,USB信號(hào)眼圖閉得像一條縫,丟包率居高不下。
當(dāng)時(shí)我還懷疑是芯片本身的問題,換了兩家供應(yīng)商的方案,結(jié)果一模一樣。最后用TDR一測,發(fā)現(xiàn)問題出在時(shí)鐘線跨了一條電源分割槽——回流電流被逼著繞了整整8mm的路。
這個(gè)坑讓我徹底搞明白了:高速信號(hào)的回流,根本不走你畫的"地線",它只認(rèn)阻抗最低的那條路。
回流路徑到底是什么?
說起來也簡單:電流從源端流出來,總得有個(gè)回路回到源頭去。這個(gè)"回來的路",就是回流路徑。
在低頻時(shí)代,我們根本不用操心這個(gè)——隨便怎么走,只要最終連通就行。但當(dāng)信號(hào)頻率上了百M(fèi)Hz甚至到GHz級別,回流路徑的選擇就變得至關(guān)重要了。
有意思的是,電流在不同頻率下"性格"完全不同:

| 低頻(<1MHz) | 電阻最小 | 哪根線短就走哪根,比較"隨意" |
| 高頻(>10MHz) | 電感最小 | 緊貼信號(hào)線正下方,形成"鏡像帶" |
| 頻率范圍 | 回流選擇原則 | 典型表現(xiàn) |
|---|
為什么高頻時(shí)回流非要貼著走?
這背后其實(shí)是電磁場的基本規(guī)律。
當(dāng)信號(hào)邊沿很陡(上升沿<1ns)時(shí),電流變化率di/dt非常大。根據(jù)法拉第定律:
V_noise = L × di/dt
就算回路只多了幾nH的寄生電感,在納秒級邊沿下也能感應(yīng)出幾百mV的噪聲——直接疊加在信號(hào)上,輕則振鈴,重則誤判。

所以高頻回流電流只有一個(gè)目標(biāo):最小化環(huán)路面積。怎么最???貼著信號(hào)線走唄,這樣驅(qū)動(dòng)線和回流線之間的距離h最小,環(huán)路面積(寬度×長度)自然就小了。
三個(gè)典型"回流陷阱",你踩過幾個(gè)?
陷阱1:信號(hào)跨分割,回流無路可走
這是最常見的失誤。信號(hào)線下面本來是完整的地平面,結(jié)果中途冒出一條電源分割槽。
回流電流一看:過不去??!只能繞到板邊,找個(gè)過孔跳過去再說。這一繞不要緊——環(huán)路面積可能增加幾十倍,EMI輻射直接爆表。

怎么解決?
布線前先過一遍DRC,檢查有沒有跨分割
必須跨分割時(shí),在跨接點(diǎn)附近加0.1μF橋接電容
實(shí)在繞不動(dòng),就讓信號(hào)改道
陷阱2:換層不加回流過孔
信號(hào)從表層換到內(nèi)層,過孔是打了,但旁邊一個(gè)地過孔都沒有。
這時(shí)候回流電流就懵了:原本的參考平面變掉了,新平面又夠不著,只能想辦法"跳"過去——要么借道電源去耦電容(存在延遲),要么繞遠(yuǎn)路。
怎么解決?
信號(hào)過孔旁邊50mil內(nèi),必須放1-2個(gè)接地過孔
差分對的話,過孔要對稱布置在兩根線兩側(cè)
不同層的地平面之間,用縫合過孔連起來
陷阱3:地平面支離破碎
有些人喜歡在地平面上挖各種"孤島"銅,說是方便走線或者"美觀"。其實(shí)高頻下的地不是導(dǎo)線,而是一面鏡子——鏡子碎了,信號(hào)的"倒影"自然就扭曲了。
怎么解決?
能用實(shí)心鋪銅就別用網(wǎng)格地
孤島銅要么刪掉,要么多點(diǎn)接地
測試點(diǎn)打在邊緣,別打在高速信號(hào)下方
實(shí)戰(zhàn)設(shè)計(jì)規(guī)則(建議背下來)
| 1 | 高速信號(hào)下方必須有完整參考平面 | 保證回流阻抗最低 |
| 2 | 禁止跨分割,寧繞不遠(yuǎn)穿 | 避免回流被迫繞行 |
| 3 | 換層必打回流過孔 | 讓回流電流順利切換平面 |
| 4 | 信號(hào)層緊鄰地平面 | 減小耦合距離,降低環(huán)路電感 |
| 5 | 差分對也要參考平面 | 共模分量需要泄放通道 |
| 序號(hào) | 規(guī)則 | 原因 |
|---|
層疊結(jié)構(gòu)決定回流"基因"
說實(shí)話,很多回流問題在設(shè)計(jì)層疊的時(shí)候就埋下了伏筆。我見過不少人前期省錢用雙層板,結(jié)果高速信號(hào)一多,EMC根本過不了,后期花更多錢改四層或者六層板,得不償失。

個(gè)人建議:
50MHz以上信號(hào)為主 → 至少4層板
DDR3、USB3.0級別 → 建議6層板
SerDes、射頻 → 8層以上
四層板的黃金結(jié)構(gòu)是:
Top(信號(hào)) → GND(完整地) → Power(電源) → Bottom(信號(hào))
核心原則就是:信號(hào)層兩側(cè)必須有完整平面,給回流留足"高速公路"。
回到開頭那句話
回流路徑沿著阻抗最低的路徑流動(dòng)
高頻時(shí)就是信號(hào)線下方的參考平面
就這么簡單的一句話,勝過網(wǎng)上那些長篇大論的"詳細(xì)教程"。
記住這個(gè)結(jié)論之后,你再看任何高速PCB設(shè)計(jì)規(guī)范,都會(huì)覺得順理成章:為什么不能跨分割?因?yàn)榇驍嗷亓髀窂?。為什么換層要加地過孔?因?yàn)橐o回流搭橋。為什么地平面要完整?因?yàn)槟鞘歉咚傩盘?hào)的"回家之路"。
理解了本質(zhì),很多設(shè)計(jì)規(guī)則不用背也能自己推導(dǎo)出來。當(dāng)然,理論歸理論,實(shí)戰(zhàn)中還是建議用SI仿真工具(TDR、HyperLynx之類)驗(yàn)證一下,回流路徑連續(xù)不連續(xù)、阻抗突變不突變,一測便知。
-
pcb
+關(guān)注
關(guān)注
4418文章
23979瀏覽量
426351 -
高速數(shù)字
+關(guān)注
關(guān)注
0文章
20瀏覽量
8650 -
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1668瀏覽量
83548 -
回流路徑
+關(guān)注
關(guān)注
0文章
14瀏覽量
6925
原文標(biāo)題:高速數(shù)字電路回流路徑怎么找?一句話說透
文章出處:【微信號(hào):FPGA研究院,微信公眾號(hào):FPGA研究院】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
高速數(shù)字電路的仿真
高速數(shù)字電路設(shè)計(jì)及EMC設(shè)計(jì)
華為《高速數(shù)字電路設(shè)計(jì)教材》
華為《高速數(shù)字電路設(shè)計(jì)教材》
分享高速電路PCB回流路徑相關(guān)解析
高速PCB設(shè)計(jì)——回流路徑分析
如何對高速數(shù)字電路進(jìn)行仿真測試?
高速電路回流問題的解決辦法
高速數(shù)字電路設(shè)計(jì)
高速數(shù)字電路設(shè)計(jì)及EMC設(shè)計(jì)
高速電路PCB回流路徑你知道嗎
高速數(shù)字電路回流路徑怎么找
評論