同步復(fù)位和異步復(fù)位到底該用哪個(gè)
做FPGA/數(shù)字IC設(shè)計(jì)的,平時(shí)寫得最多的可能就是復(fù)位邏輯了。但你有沒有這種感覺:看別人代碼,有的用....
從翻轉(zhuǎn)率入手優(yōu)化FPGA功耗
說起來,F(xiàn)PGA功耗優(yōu)化這個(gè)話題,在圈子里屬于那種"都知道重要,但真到實(shí)戰(zhàn)又不知道從哪下手"的類型。....
基于FPGA的高效除法器設(shè)計(jì)
FPGA可以通過除號直接實(shí)現(xiàn)除法,但是當(dāng)除數(shù)或被除數(shù)位寬較大時(shí),計(jì)算會變得緩慢,導(dǎo)致時(shí)序約束不能通過....
如何用FPGA實(shí)現(xiàn)4K視頻的輸入輸出與處理
在游戲、影視和顯示領(lǐng)域,4K 已經(jīng)成為標(biāo)配。而今天,我們就來聊聊——如何用 FPGA 實(shí)現(xiàn) 4K 視....
使用Chip2Chip+Aurora實(shí)現(xiàn)一個(gè)簡單的DEMO
你有沒有遇過這種情況:系統(tǒng)里有兩塊 FPGA 或者 FPGA + CPU + FPGA,需要它們之間....
ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素
本文描述了ADC和FPGA之間LVDS接口設(shè)計(jì)需要考慮的因素,包括LVDS數(shù)據(jù)標(biāo)準(zhǔn)、LVDS接口數(shù)據(jù)....
10個(gè)RTL優(yōu)化實(shí)戰(zhàn)技巧
今天我給大家總結(jié)10個(gè)實(shí)戰(zhàn)級優(yōu)化技巧,每條都有具體案例,助你從根源上搞定資源問題!
基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)
哈嘍,大家好,從今天開始正式帶領(lǐng)大家從零到一,在FPGA平臺上實(shí)現(xiàn)FOC算法,整個(gè)算法的框架如下圖所....
RTL級機(jī)器人電機(jī)控制器的FPGA設(shè)計(jì)
借助Verilog,在FPGA中實(shí)現(xiàn)了帶編碼器的兩臺電機(jī)的電機(jī)控制系統(tǒng)的RTL級設(shè)計(jì)。
FPGA定點(diǎn)和浮點(diǎn)數(shù)學(xué)運(yùn)算實(shí)例對比
在創(chuàng)建 RTL 示例時(shí),經(jīng)常使用 VHDL 2008 附帶的 VHDL 包。它提供了出色的功能,可以....
Altera FPGA與高速ADS4249和DAC3482的LVDS接口設(shè)計(jì)
引言: 本文以TI的ADS4249(ADC)和DAC3482(DAC)之間的接口為例,介紹Alter....
FPGA使用Cordic算法求解角度正余弦值
在進(jìn)行坐標(biāo)變換的時(shí)候,需要計(jì)算角度的正余弦值,而在FPGA中是不能直接進(jìn)行求解的,需要采用其它的方式....
找到精通大功率PCB設(shè)計(jì)的工程師真的很難嗎
在電子工程的世界里,大功率PCB工程師就像是隱藏在幕后的超級英雄,他們用電路板作為畫布,以電子元件為....