IDT 843242：晶體到3.3V LVPECL頻率合成器的深度解析

引言

在電子設(shè)計領(lǐng)域，頻率合成器是實現(xiàn)精確時鐘信號生成的關(guān)鍵組件。IDT的843242頻率合成器專為以太網(wǎng)參考時鐘頻率生成而設(shè)計，具有諸多出色特性。今天，我們就來深入了解這款產(chǎn)品，探討它在實際應(yīng)用中的設(shè)計要點和性能表現(xiàn)。

文件下載：843242AGLF.pdf

產(chǎn)品概述

基本功能

843242是一款雙差分輸出LVPECL合成器，能夠利用31.25MHz或26.041666MHz、18pF的并聯(lián)諧振晶體，基于4個頻率選擇引腳（SELA[1:0]，SELB[1:0]）的設(shè)置，生成625MHz、312.5MHz、156.25MHz和125MHz的頻率。兩個輸出組各自擁有獨立的頻率選擇引腳，可獨立設(shè)置上述頻率。

技術(shù)優(yōu)勢

它采用了IDT的第三代低相位噪聲VCO技術(shù)，典型均方根相位抖動可達(dá)1ps或更低，輕松滿足以太網(wǎng)抖動要求。而且，該產(chǎn)品采用小巧的16引腳TSSOP封裝，節(jié)省了電路板空間。

引腳分配與特性

引腳分配

引腳特性

功能表

頻率表

通過不同的晶體頻率和引腳輸入組合，可以得到不同的輸出頻率。例如，當(dāng)晶體頻率為31.25MHz，SELA1 = 0，SELA0 = 0，F(xiàn)B_SEL = 0時，A組輸出頻率為625MHz。具體的頻率表如下：

表3A. A組頻率表

表3B. B組頻率表

輸出組配置選擇功能表

表3C. A組輸出配置

表3C. B組輸出配置

反饋分頻器配置選擇功能表

表3D. 反饋分頻器配置

電氣特性

絕對最大額定值

DC電氣特性

電源DC特性

LVCMOS/LVTTL DC特性

LVPECL DC特性

AC電氣特性

應(yīng)用信息

未使用輸入引腳的建議

對于LVCMOS控制引腳，所有控制引腳都有內(nèi)部上拉和下拉電阻，可根據(jù)需要添加1kΩ電阻進(jìn)行額外保護(hù)。對于LVPECL輸出，未使用的輸出可以懸空，建議不連接走線，差分輸出對的兩側(cè)應(yīng)同時懸空或端接。

3.3V LVPECL輸出的端接

LVPECL輸出是低阻抗跟隨器輸出，需要使用端接電阻（到地的直流電流路徑）或電流源來實現(xiàn)功能。推薦使用匹配阻抗技術(shù)來最大化工作頻率并最小化信號失真。文中給出了兩種典型的端接布局示例，但實際設(shè)計中，電路板設(shè)計師應(yīng)進(jìn)行仿真以確保在所有印刷電路和時鐘組件工藝變化下的兼容性。

晶體接口的過驅(qū)動

XTAL_IN輸入可以通過LVCMOS驅(qū)動器或差分驅(qū)動器的一側(cè)通過交流耦合電容進(jìn)行過驅(qū)動，XTAL_OUT引腳可以懸空。輸入信號的幅度應(yīng)在500mV至1.8V之間，壓擺率不應(yīng)小于0.2V/ns。對于3.3V LVCMOS輸入，為防止信號干擾電源軌和減少內(nèi)部噪聲，幅度必須從全擺幅降低到至少半擺幅。文中給出了LVCMOS驅(qū)動器和LVPECL驅(qū)動器與晶體輸入接口的示例圖。

原理圖示例

文中給出了一個843242的應(yīng)用原理圖示例，該示例以3.3V電源工作，使用12pF并聯(lián)諧振的Fox FX325BS 31.25MHz晶體，并配備了推薦的調(diào)諧電容C1 = 15pF和C2 = 21pF。根據(jù)印刷電路板布局的寄生參數(shù)，這些值可能需要微調(diào)以優(yōu)化頻率精度。同時，強(qiáng)調(diào)了晶體布局的重要性，要盡量減少晶體焊盤和引腳與電路板上其他金屬之間的電容耦合，以避免影響振蕩器頻率和引入抖動。

電源考慮

功率耗散

843242的總功率耗散是核心功率和負(fù)載耗散功率之和。在 (V_{C C}=3.3 V+5 %=3.465 V) 的最壞情況下，核心功率最大值為547.47mW，每個負(fù)載輸出對的功率為30mW，兩個輸出對的總功率為60mW，因此總功率最大值為607.47mW。

結(jié)溫

結(jié)溫Tj直接影響設(shè)備的可靠性，最大推薦結(jié)溫為125°C。結(jié)溫的計算公式為 (Tj=theta_{JA}^{*} Pdtotal +T{A}) ，其中 (theta_{JA}) 為