早期的布線工作相對(duì)簡單，設(shè)計(jì)人員依賴基礎(chǔ)自動(dòng)布線器或通過手動(dòng)方式完成電路布線。然而，如今的器件趨于微型化、復(fù)雜化，單個(gè)集成電路（IC）的輸入輸出端口不斷增加，互連程度也越來越高。隨著集成電路器件密度的增加，布線任務(wù)變得更具挑戰(zhàn)性。這一挑戰(zhàn)不僅存在于單個(gè)集成電路，也同樣擺在電路板設(shè)計(jì)人員面前。I/O 數(shù)量的增加導(dǎo)致引腳數(shù)量增多，而這些引腳通常距離較近，進(jìn)一步加大了布線難度。

換言之，從 PCB 上的 IC 層面到 IC 集成電路內(nèi)部層面，電路布線的任務(wù)已然發(fā)生了變化。本文將詳細(xì)探討從集成電路內(nèi)部到 PCB 上集成電路之間各層面的電路布線。

電路布線任務(wù)

無論是集成電路布線還是 PCB 布線，其基本結(jié)構(gòu)是相同的。在電子設(shè)計(jì)自動(dòng)化（EDA）軟件或 PCB 軟件中，各器件或系統(tǒng)以多邊形表示。這些多邊形擁有關(guān)聯(lián)網(wǎng)絡(luò)，用于描述需要與之連接的其他多邊形。在布線過程中，所有屬于同一網(wǎng)絡(luò)的器件通過各自的終端實(shí)現(xiàn)互連。同時(shí)，整個(gè)布線流程必須遵守特定的設(shè)計(jì)和時(shí)序規(guī)則，以確保電路功能正確。

集成電路內(nèi)部布線

集成電路（IC）的開發(fā)流程復(fù)雜且周期較長。在本文中，我們僅對(duì)其布線階段進(jìn)行基本概述。

在集成電路開發(fā)過程中，布局布線階段通常涉及原理圖、硬件描述語言（Hardware Description Language，HDL）文件或預(yù)布線單元。完成布線后，集成電路布局將被轉(zhuǎn)換為 GDSII 或 OASIS 文件格式的“掩模文件”，用于后續(xù)的集成電路制造流程。

在為集成電路布線時(shí)，需監(jiān)測晶體管功耗區(qū)域、互連電阻和互連電流密度等具體參數(shù)。與 PCB 上尺寸較大的分立元件不同，集成電路內(nèi)部器件尺寸較小，若這些參數(shù)控制不當(dāng)，將對(duì)器件性能產(chǎn)生影響。

需特別注意子模塊的布局，因?yàn)槠湮恢藐P(guān)系到運(yùn)行速度、噪聲器件對(duì)敏感器件的干擾、與集成電路外部的連接以及發(fā)熱特性。

最后，除需防范靜電放電對(duì)較小器件的影響外，還需注意其他現(xiàn)象，如金屬互連中的電遷移（導(dǎo)體中離子遷移引發(fā)的材料輸運(yùn)）。

PCB 上集成電路的進(jìn)線出線

隨著對(duì)更高計(jì)算能力的需求不斷增長，集成電路日趨復(fù)雜，引腳數(shù)量持續(xù)增加。而隨著引腳數(shù)量的增加，供應(yīng)商會(huì)縮小引腳間距，這給 PCB 上集成電路芯片的布線帶來了更大挑戰(zhàn)。

BGA 芯片

BGA 有多種不同的布線方法，基本方法包括采用對(duì)角布線逃逸模式和組織信號(hào)路徑。在引腳附近放置去耦電容以降低電感，并考慮采用微孔設(shè)計(jì)。

DDR 布線

雙倍數(shù)據(jù)速率（DDR）內(nèi)存也需要遵循特定的布線規(guī)則，方可正常運(yùn)行。匹配走線長度并采用特定的布線模式和方法（如 T 型拓?fù)浜?Fly-by 布線），可獲得良好效果。

醫(yī)療物聯(lián)網(wǎng)設(shè)備

醫(yī)療物聯(lián)網(wǎng)設(shè)備是不斷發(fā)展的技術(shù)領(lǐng)域，尤其是醫(yī)療設(shè)備集成電路。因此，在電路板布線過程中，應(yīng)采用包含隔離子電路的設(shè)計(jì)，以最大限度地減少線路修改。在走線方面，使敏感走線遠(yuǎn)離噪聲源是極為重要的環(huán)節(jié)。換句話說，要以保障最佳信號(hào)完整性的方式布線。

柔性電路

柔性電路的布線面臨若干挑戰(zhàn)，設(shè)計(jì)人員需特別注意彎曲區(qū)域的布線。導(dǎo)線應(yīng)穿過與彎曲線垂直的區(qū)域。將過孔和引腳放置在遠(yuǎn)離彎曲區(qū)域的位置，防止孔位損壞。盡量減少彎曲區(qū)域周圍的層數(shù)，以此降低剛度；此外，還應(yīng)采用交錯(cuò)布線方式。

實(shí)現(xiàn)信號(hào)完整性與連接的 PCB 布線技巧

確保信號(hào)完整性對(duì)電路功能至關(guān)重要

在完成從集成電路引腳引出的走線之后，應(yīng)盡最大努力確保信號(hào)質(zhì)量。多種現(xiàn)象會(huì)導(dǎo)致信號(hào)質(zhì)量下降，具體包括：

電磁耦合（串?dāng)_）

若兩條走線的間距過小，會(huì)發(fā)生信號(hào)耦合現(xiàn)象，導(dǎo)致信號(hào)質(zhì)量下降。串?dāng)_程度與走線長度密切相關(guān)。串?dāng)_可能發(fā)生在同一層的平行走線之間，也可能發(fā)生在不同層的走線之間（即寬邊耦合）。

開關(guān)噪聲（地彈）

如果電路板上存在大量頻繁開關(guān)的集成電路，信號(hào)在切換至低電平時(shí)可能無法完全返回到地。根據(jù)“低電平”信號(hào)的值，器件可能會(huì)將低電平信號(hào)誤讀作高電平信號(hào)，進(jìn)而導(dǎo)致電路功能異常。

電磁干擾

許多高頻信號(hào)都會(huì)產(chǎn)生電磁輻射，包括布線不當(dāng)導(dǎo)致的走線和過孔 stub。此外，返回信號(hào)路徑應(yīng)位于相鄰參考平面上，并以盡可能短的路徑返回信號(hào)源，以最大限度地減少 EMI 泄漏。

阻抗失配

傳輸線或差分對(duì)中可能出現(xiàn)阻抗失配，進(jìn)而影響完整性。為解決這一問題，需采用特定寬度、間距和配置的阻抗受控走線。也可使用 PCB 編輯器的走線調(diào)整參數(shù)。

布線功能和其他技術(shù)

在 PCB 布線過程中，可利用各種高級(jí)技術(shù)。以下功能可能是解決電路布線難題的關(guān)鍵：

扇出布線（引出布線）是一種自動(dòng)布線功能，可從多引腳集成電路引出走線并連接至過孔，是 BGA 封裝的理想之選！

推擠布線功能可抓取線段并將其拖動(dòng)至任何所需位置，有助整理走線。過孔和其他設(shè)計(jì)元素會(huì)自動(dòng)避讓。

總線布線功能支持以組為單位進(jìn)行走線布線，如其名稱所示，非常適合總線布線。

走線調(diào)整是應(yīng)對(duì)設(shè)計(jì)規(guī)則的重要工具，可將走線設(shè)為給定阻抗值所需的長度。

整理布線功能可簡化并整理電路板上的布線，去除冗余線段。此外，還可為過孔添加淚滴，有助提高柔性電路板的完整性。

高級(jí) PCB 編輯器的強(qiáng)大功能

如今，PCB 設(shè)計(jì)人員可選擇多種工具來輔助電路布線并保持最佳實(shí)踐。借助 Cadence Allegro X 的 PCB 規(guī)則管理系統(tǒng)，設(shè)計(jì)人員可以為網(wǎng)絡(luò)、器件、高速走線和傳播延遲設(shè)置設(shè)計(jì)規(guī)則。這對(duì)于復(fù)雜高速電路布線至關(guān)重要，因?yàn)檫@類電路可能具有多種不同的規(guī)則系統(tǒng)、阻抗受控走線和復(fù)雜的集成電路。點(diǎn)擊下圖，閱讀電子書《Allegro X 25.1 規(guī)則管理器使用指導(dǎo)書》。