AD5530/AD5531：高性能數(shù)模轉(zhuǎn)換器的卓越之選

在電子工程領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）扮演著至關(guān)重要的角色，它能將數(shù)字信號轉(zhuǎn)換為模擬信號，廣泛應(yīng)用于工業(yè)自動化、自動測試設(shè)備、過程控制和通用儀器等眾多領(lǐng)域。今天，我們就來深入了解一下Analog Devices推出的AD5530/AD5531這兩款12/14位串行輸入、電壓輸出的數(shù)模轉(zhuǎn)換器。

文件下載：AD5530.pdf

產(chǎn)品特性亮點

兼容性與接口優(yōu)勢

AD5530/AD5531是引腳兼容的12位和14位數(shù)模轉(zhuǎn)換器，采用串行輸入、電壓輸出的方式。它們擁有一個通用的3線接口，能與SPI?、QSPI?、MICROWIRE?和DSP接口標(biāo)準(zhǔn)兼容，數(shù)據(jù)以16位串行字格式呈現(xiàn)，為不同系統(tǒng)的集成提供了便利。而且，其SDO引腳可用于菊花鏈連接，方便多器件級聯(lián)使用。

功能豐富實用

這兩款轉(zhuǎn)換器具備數(shù)據(jù)回讀功能，用戶可通過SDO引腳讀取DAC寄存器的內(nèi)容；還有清零功能，能將輸出清零到用戶定義的電壓；同時具備掉電功能，可使DAC進(jìn)入低功耗狀態(tài)，有效降低能耗。

輸出性能出色

最大輸出電壓范圍可達(dá)±10 V，能滿足多種應(yīng)用場景的需求。其輸出由增益為2的放大器緩沖，并參考DUTGND的電位，LDAC可用于異步更新DAC輸出。

封裝形式便捷

采用16引腳TSSOP封裝，體積小巧，便于在電路板上布局。

技術(shù)參數(shù)剖析

精度指標(biāo)

AD5530分辨率為12位，AD5531為14位。相對精度方面，AD5530為±1 LSB max，AD5531為±2 LSB max；微分非線性均為±1 LSB max，且能保證在溫度變化時單調(diào)。零刻度誤差方面，AD5530為±2 LSB max，AD5531為±8 LSB max；滿刻度誤差（增益誤差）AD5530為±2 LSB max，AD5531為±8 LSB max。增益溫度系數(shù)典型值均為0.5 ppm FSR/°C，最大值為10 ppm FSR/°C。

參考輸入

參考輸入范圍為0到5 V，最大輸出范圍為±10 V，直流輸入電阻典型值為100 MΩ，輸入電流最大為±1 μA。

輸出特性

輸出電壓擺幅最大為±10 V，短路電流最大為15 mA，電阻負(fù)載最小為5 kΩ，電容負(fù)載最大為1200 pF，直流輸出阻抗最大為0.5 Ω。

數(shù)字輸入輸出

輸入高電壓最小為2.4 V，輸入低電壓為0.8 V，輸入電容典型值為3 pF，SDO輸出低電壓最大為0.4 V。

電源要求

電源電壓VDD為+15/?15 V或+12/?12 V（±10%），電源靈敏度方面，IDD典型值為2 dB，ISS在掉電模式下最大為150 μA，典型值為50 μA。

交流性能

輸出電壓建立時間典型值為20 μs（滿量程變化到±? LSB），壓擺率典型值為1.3 V/μs，數(shù)模毛刺脈沖典型值為120 nV - s，數(shù)字饋通典型值為0.5 nV - s，1 kHz時輸出噪聲譜密度典型值為100 nV/√Hz。

時序特性

在不同模式下，如獨立模式和菊花鏈/回讀模式，對SCLK頻率、周期、高低電平時間以及各信號之間的建立和保持時間都有明確的要求，這些參數(shù)確保了數(shù)據(jù)傳輸和器件操作的準(zhǔn)確性。

工作原理詳解

DAC架構(gòu)

AD5530由一個直12位R - 2R電壓模式DAC組成，AD5531則包含一個14位R - 2R部分。當(dāng)REFIN引腳連接5 V參考電壓，REFAGND接地時，可實現(xiàn)±10 V的雙極性電壓輸出，且DAC編碼為直二進(jìn)制。

串行接口

SDIN輸入的串行數(shù)據(jù)在SCLK、SYNC、LDAC等信號的控制下加載到輸入寄存器。寫操作將16位字傳輸?shù)紸D5530/AD5531，根據(jù)LDAC的狀態(tài)，可選擇同步或異步更新DAC寄存器和輸出。

特殊功能

• PD功能：PD引腳可使器件進(jìn)入掉電模式，此時功耗最小，僅消耗50 μA電流，且不影響DAC寄存器的內(nèi)容。
• 回讀功能：通過RBEN和SDO引腳，可將DAC寄存器中的數(shù)據(jù)回讀出來。當(dāng)RBEN置低時，DAC寄存器的內(nèi)容在SCLK的下一個下降沿被傳輸?shù)揭莆患拇嫫鳎缓笤赟CLK的下降沿從SDO引腳移出。
• CLR功能：CLR的下降沿使Vout復(fù)位到DUTGND的電位，寄存器內(nèi)容不變，用戶可在CLR置高后通過LDAC重新加載數(shù)據(jù)。

輸出電壓計算

DAC的傳輸函數(shù)為： [VoutT =2 timesleft[2 timesleft((REFIN - REFAGND) × frac{D}{2^{N}}right)+2 timesright.REFAGND - REFIN] - DUTGND] 其中，D是加載到DAC寄存器的十進(jìn)制數(shù)據(jù)字，N是DAC的分辨率。

應(yīng)用場景及接口方案

微處理器接口

AD5530/AD5531可通過串行總線與微控制器和DSP處理器接口，通信通道為3線（最少）接口，包括時鐘信號、數(shù)據(jù)信號和同步信號。它可以與ADSP - 21xx、8051、MC68HC11等不同類型的處理器進(jìn)行接口，具體接口方式各有特點，但都能實現(xiàn)數(shù)據(jù)的傳輸和DAC輸出的更新。

應(yīng)用信息

• 光耦合器接口：在許多過程控制應(yīng)用中，需要在控制器和被控制單元之間提供隔離屏障，AD5530/AD5531的串行加載結(jié)構(gòu)使其非常適合光隔離接口，可通過光耦合器實現(xiàn)電壓隔離，且可通過將LDAC引腳永久置低來減少光耦合器的數(shù)量。
• 多器件串行接口：通過SYNC引腳可對多個AD5530/AD5531進(jìn)行尋址，所有器件接收相同的串行時鐘和數(shù)據(jù)，但同一時間只有一個器件接收SYNC信號，通過解碼器確定被尋址的DAC。
• 菊花鏈接口：多個DAC可通過SDO引腳進(jìn)行菊花鏈連接，方便擴(kuò)展系統(tǒng)功能。

產(chǎn)品選型與封裝

AD5530/AD5531提供多種型號選擇，溫度范圍均為 - 40°C到 + 85°C，分辨率分別為12位和14位，INL和DNL指標(biāo)不同，均采用16引腳TSSOP封裝（RU - 16），部分型號為無鉛產(chǎn)品。

在實際應(yīng)用中，電子工程師需要根據(jù)具體的設(shè)計需求，綜合考慮上述各項特性和參數(shù)，選擇合適的型號和接口方案，以實現(xiàn)最佳的系統(tǒng)性能。大家在使用AD5530/AD5531的過程中，有沒有遇到過什么特別的問題或者有什么獨特的應(yīng)用經(jīng)驗?zāi)兀繗g迎在評論區(qū)分享交流。