AD5310：低功耗10位DAC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們要深入探討一款性能出色的DAC——AD5310，它在低功耗、高精度等方面有著出色的表現(xiàn)，為眾多應(yīng)用場(chǎng)景提供了理想的解決方案。

文件下載：AD5310.pdf

一、AD5310概述

AD5310是一款單通道10位緩沖電壓輸出DAC，工作電壓范圍為2.7V至5.5V，在3V時(shí)功耗僅為115μA，非常適合便攜式電池供電設(shè)備。它采用6引腳SOT - 23和8引腳μSOIC封裝，具有多種優(yōu)勢(shì)特性。

（一）主要特性

1. 低功耗運(yùn)行：正常工作時(shí)功耗低，5V時(shí)典型功耗為0.7mW，進(jìn)入掉電模式后功耗可降至1μW。5V時(shí)工作電流為140μA，掉電模式下5V為200nA，3V為50nA。這種低功耗特性使其在電池供電設(shè)備中表現(xiàn)出色，能有效延長(zhǎng)設(shè)備續(xù)航時(shí)間。例如在便攜式醫(yī)療設(shè)備中，低功耗意味著更長(zhǎng)的使用時(shí)間，減少頻繁更換電池的麻煩。
2. 寬電壓供電：支持2.7V至5.5V的單電源供電，為設(shè)計(jì)帶來(lái)了更大的靈活性。可以適配不同類型的電源，滿足各種復(fù)雜的應(yīng)用需求。
3. 軌到軌輸出：片上輸出緩沖放大器可實(shí)現(xiàn)軌到軌輸出擺幅，輸出電壓范圍為0V至VDD，擺率達(dá)1V/μs，能驅(qū)動(dòng)2kΩ與1000pF并聯(lián)至地的負(fù)載。這使得它在信號(hào)處理中能夠提供更大的動(dòng)態(tài)范圍，保證信號(hào)的完整性。
4. 高速串行接口：采用3線串行接口，兼容SPI?、QSPI?、MICROWIRE?和DSP接口標(biāo)準(zhǔn)，時(shí)鐘速率最高可達(dá)30MHz。高速的接口能夠快速傳輸數(shù)據(jù)，提高系統(tǒng)的響應(yīng)速度，適用于對(duì)實(shí)時(shí)性要求較高的應(yīng)用。
5. 電源衍生參考：參考電壓源自電源輸入，提供了最寬的動(dòng)態(tài)輸出范圍，有助于提高轉(zhuǎn)換精度。
6. 多種功能特性：具有上電復(fù)位至0V功能，確保設(shè)備啟動(dòng)時(shí)輸出處于已知狀態(tài)；具備三種掉電功能，可根據(jù)實(shí)際需求選擇合適的低功耗模式；還有SYNC中斷功能，方便進(jìn)行數(shù)據(jù)傳輸控制。

（二）應(yīng)用領(lǐng)域

AD5310的特性決定了它在多個(gè)領(lǐng)域有著廣泛的應(yīng)用：

1. 便攜式電池供電儀器：如便攜式萬(wàn)用表、數(shù)據(jù)采集儀等。低功耗特性可延長(zhǎng)電池使用時(shí)間，軌到軌輸出能適應(yīng)不同的測(cè)量范圍。
2. 數(shù)字增益和偏移調(diào)整：在信號(hào)處理電路中，可用于調(diào)整信號(hào)的增益和偏移，提高信號(hào)處理的精度。
3. 可編程電壓和電流源：根據(jù)不同的數(shù)字輸入，產(chǎn)生可編程的電壓和電流輸出，滿足多樣化的實(shí)驗(yàn)和測(cè)試需求。
4. 可編程衰減器：可實(shí)現(xiàn)對(duì)信號(hào)的可編程衰減，在通信和音頻系統(tǒng)中有著重要應(yīng)用。

二、技術(shù)參數(shù)詳解

（一）靜態(tài)性能參數(shù)

這些參數(shù)反映了AD5310在靜態(tài)工作時(shí)的性能表現(xiàn)。例如，分辨率為10位，意味著它能夠?qū)?a target="_blank">數(shù)字信號(hào)轉(zhuǎn)換為1024個(gè)不同的模擬輸出電平，提供較高的精度。相對(duì)精度和微分非線性參數(shù)則體現(xiàn)了轉(zhuǎn)換的準(zhǔn)確性和單調(diào)性，保證了輸出信號(hào)的質(zhì)量。

（二）動(dòng)態(tài)性能參數(shù)

1. 輸出電壓范圍：0至VDD，實(shí)現(xiàn)了軌到軌輸出，為信號(hào)處理提供了最大的動(dòng)態(tài)范圍。
2. 輸出電壓建立時(shí)間：典型值為6μs，能夠快速響應(yīng)數(shù)字輸入的變化，提高系統(tǒng)的實(shí)時(shí)性。
3. 擺率：1V/μs，保證了輸出信號(hào)能夠快速變化，適應(yīng)高速信號(hào)處理的需求。
4. 容性負(fù)載穩(wěn)定性：可穩(wěn)定驅(qū)動(dòng)500pF至地的容性負(fù)載，增強(qiáng)了其在不同負(fù)載條件下的適應(yīng)性。

（三）功耗參數(shù)

1. 正常模式電流：5V時(shí)為140μA，3V時(shí)為115μA，低功耗特性顯著。
2. 掉電模式電流：5V時(shí)為200nA，3V時(shí)為50nA，大大降低了待機(jī)功耗。

（四）時(shí)序特性

不同電源電壓下，對(duì)時(shí)鐘周期、時(shí)鐘高電平時(shí)間、時(shí)鐘低電平時(shí)間等時(shí)序參數(shù)都有明確要求。例如，在VDD = 3.6V至5.5V時(shí)，SCLK周期時(shí)間最小值為33ns，而在VDD = 2.7V至3.6V時(shí)，最小值為50ns。這些時(shí)序參數(shù)確保了數(shù)據(jù)的正確傳輸和處理，在設(shè)計(jì)與AD5310接口的電路時(shí)，必須嚴(yán)格遵守這些時(shí)序要求。

三、工作原理分析

（一）D/A轉(zhuǎn)換部分

AD5310采用CMOS工藝制造，其架構(gòu)由一個(gè)電阻串DAC和一個(gè)輸出緩沖放大器組成。由于沒(méi)有參考輸入引腳，電源（VDD）作為參考電壓。輸入編碼為直二進(jìn)制，理想輸出電壓計(jì)算公式為： [V{OUT }=V{D D} timesleft(frac{D}{1024}right)] 其中，D是加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值，范圍從0到1023。電阻串部分由一系列阻值為R的電阻組成，DAC寄存器加載的代碼決定了從電阻串的哪個(gè)節(jié)點(diǎn)提取電壓輸入到輸出放大器。這種電阻串結(jié)構(gòu)保證了轉(zhuǎn)換的單調(diào)性。

（二）輸出放大器

輸出緩沖放大器能夠產(chǎn)生軌到軌電壓，輸出范圍為0V至VDD，可驅(qū)動(dòng)2kΩ與1000pF并聯(lián)至地的負(fù)載。其擺率為1V/μs，半量程建立時(shí)間為6μs，在負(fù)載情況下也能快速穩(wěn)定輸出。

（三）串行接口

AD5310的3線串行接口（SYNC、SCLK和DIN）兼容多種接口標(biāo)準(zhǔn)。寫操作開(kāi)始時(shí)，將SYNC線拉低，DIN線上的數(shù)據(jù)在SCLK的下降沿時(shí)鐘輸入到16位移位寄存器。串行時(shí)鐘頻率最高可達(dá)30MHz，在第16個(gè)下降時(shí)鐘沿，最后一位數(shù)據(jù)輸入，執(zhí)行編程功能。SYNC線在下次寫操作前需拉高至少33ns，為了降低功耗，寫操作之間可將SYNC線閑置為低電平。

（四）輸入移位寄存器

輸入移位寄存器為16位，前兩位為無(wú)關(guān)位，接下來(lái)兩位為控制位，用于控制工作模式（正常模式或三種掉電模式之一），再接下來(lái)10位為數(shù)據(jù)位，最后兩位為無(wú)關(guān)位。數(shù)據(jù)位在SCLK的第16個(gè)下降沿傳輸?shù)紻AC寄存器。

（五）SYNC中斷

在正常寫操作中，SYNC線在SCLK的至少16個(gè)下降沿保持低電平，DAC在第16個(gè)下降沿更新。若在第16個(gè)下降沿前將SYNC線拉高，則作為寫操作的中斷，移位寄存器復(fù)位，寫操作無(wú)效。

（六）上電復(fù)位

AD5310包含上電復(fù)位電路，上電時(shí)DAC寄存器填充為0，輸出電壓為0V，直到對(duì)DAC執(zhí)行有效寫操作。這在需要明確DAC上電狀態(tài)的應(yīng)用中非常有用。

（七）掉電模式

AD5310有四種工作模式，通過(guò)設(shè)置控制寄存器中的兩位（DB13和DB12）進(jìn)行軟件編程。正常模式下，5V時(shí)功耗為140μA；三種掉電模式下，5V時(shí)電源電流降至200nA（3V時(shí)為50nA），輸出級(jí)內(nèi)部切換到已知阻值的電阻網(wǎng)絡(luò)，可選擇將輸出通過(guò)1kΩ、100kΩ電阻連接到地或開(kāi)路（三態(tài)）。掉電模式激活時(shí)，偏置發(fā)生器、輸出放大器、電阻串等相關(guān)線性電路關(guān)閉，但DAC寄存器內(nèi)容不受影響。退出掉電模式的時(shí)間，5V時(shí)典型為2.5μs，3V時(shí)為5μs。

四、應(yīng)用電路設(shè)計(jì)

（一）與微處理器的接口設(shè)計(jì)

1. AD5310與ADSP - 2101接口：ADSP - 2101應(yīng)設(shè)置為SPORT傳輸交替幀模式，通過(guò)SPORT控制寄存器編程，配置為內(nèi)部時(shí)鐘操作、低電平有效幀、16位字長(zhǎng)。啟用SPORT后，向Tx寄存器寫入一個(gè)字即可啟動(dòng)傳輸。
2. AD5310與68HC11/68L11接口：68HC11/68L11的SCK驅(qū)動(dòng)AD5310的SCLK，MOSI輸出驅(qū)動(dòng)DAC的串行數(shù)據(jù)線，SYNC信號(hào)由端口線（PC7）產(chǎn)生。68HC11/68L11的CPOL位設(shè)置為0，CPHA位設(shè)置為1，數(shù)據(jù)在SCK下降沿有效，以8位字節(jié)傳輸，先傳輸MSB。
3. AD5310與80C51/80L51接口：80C51/80L51的TXD驅(qū)動(dòng)AD5310的SCLK，RXD驅(qū)動(dòng)串行數(shù)據(jù)線，SYNC信號(hào)由端口線P3.3產(chǎn)生。80C51/80L51以8位字節(jié)傳輸數(shù)據(jù)，先傳輸LSB，而AD5310需要先接收MSB，編程時(shí)需考慮這一點(diǎn)。
4. AD5310與MICROWIRE接口：串行數(shù)據(jù)在串行時(shí)鐘下降沿移出，在SK上升沿時(shí)鐘輸入到AD5310。

（二）具體應(yīng)用電路

1. 使用REF19x作為電源：由于AD5310所需電源電流極低，可使用REF19x電壓基準(zhǔn)（5V用REF195，3V用REF193）為其供電。當(dāng)DAC輸出加載時(shí)，需考慮總電流需求，同時(shí)要注意REF195的負(fù)載調(diào)整率帶來(lái)的誤差。
2. 雙極性操作：AD5310設(shè)計(jì)用于單電源操作，但通過(guò)特定電路可實(shí)現(xiàn)雙極性輸出范圍。使用AD820或OP295作為輸出放大器，可實(shí)現(xiàn)放大器輸出的軌到軌操作，通過(guò)特定公式可計(jì)算任意輸入代碼的輸出電壓。
3. 光隔離接口應(yīng)用：在工業(yè)環(huán)境的過(guò)程控制應(yīng)用中，為保護(hù)控制電路免受危險(xiǎn)共模電壓影響，可使用光隔離接口。AD5310的3線串行邏輯接口僅需三個(gè)光隔離器提供隔離，同時(shí)電源也需使用變壓器進(jìn)行隔離。

（三）電源旁路和接地設(shè)計(jì)

在對(duì)精度要求較高的電路中，要仔細(xì)考慮電路板上的電源和接地布局。AD5310所在的印刷電路板應(yīng)區(qū)分模擬和數(shù)字部分，若系統(tǒng)中有其他設(shè)備需要AGND到DGND的連接，應(yīng)僅在一點(diǎn)連接，且該點(diǎn)應(yīng)盡量靠近AD5310。電源應(yīng)使用10μF和0.1μF電容旁路，電容應(yīng)盡量靠近設(shè)備，0.1μF電容應(yīng)選擇低等效串聯(lián)電阻（ESR）和等效串聯(lián)電感（ESI）的陶瓷電容，以提供高頻瞬態(tài)電流的低阻抗接地路徑。電源線路應(yīng)使用盡可能大的走線，減少干擾影響，避免數(shù)字和模擬信號(hào)交叉，采用合適的電路板布局技術(shù)，如微帶技術(shù)。

五、總結(jié)與展望

AD5310憑借其低功耗、寬電壓供電、軌到軌輸出、高速串行接口等優(yōu)異特性，在便攜式電子設(shè)備、工業(yè)控制等領(lǐng)域有著廣闊的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，我們需要充分了解其各項(xiàng)參數(shù)和工作原理，合理進(jìn)行接口設(shè)計(jì)和應(yīng)用電路搭建，同時(shí)注意電源旁路和接地問(wèn)題，以確保其性能的充分發(fā)揮。隨著電子技術(shù)的不斷發(fā)展，類似AD5310這樣的高性能DAC將會(huì)不斷涌現(xiàn)，為我們的設(shè)計(jì)帶來(lái)更多的選擇和可能性。各位工程師在使用AD5310的過(guò)程中，遇到過(guò)哪些有趣的問(wèn)題或挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享交流。