AD9734/AD9735/AD9736：高性能DAC的全面解析

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們要深入探討Analog Devices推出的AD9734/AD9735/AD9736系列高性能DAC，看看它們?cè)谠O(shè)計(jì)和應(yīng)用中能為我們帶來(lái)哪些驚喜。

文件下載：AD9735.pdf

產(chǎn)品概述

AD9734/AD9735/AD9736是一系列具有高采樣率和出色動(dòng)態(tài)性能的DAC。AD9736為14位成員，AD9735為12位成員，AD9734為10位成員，它們的采樣率最高可達(dá)1200 MSPS，能夠在其奈奎斯特頻率范圍內(nèi)實(shí)現(xiàn)多載波生成。

產(chǎn)品特性

• 引腳兼容：該系列產(chǎn)品引腳兼容，方便工程師在不同位數(shù)需求的設(shè)計(jì)中靈活切換。
• 出色的動(dòng)態(tài)性能：以AD9736為例，在 (f{OUT }=30 MHz) 時(shí)，SFDR（無(wú)雜散動(dòng)態(tài)范圍）可達(dá)82 dBc；在 (f{OUT }=130 MHz) 時(shí)，SFDR為69 dBc；在 (f{OUT }=30 MHz) 時(shí)，IMD（互調(diào)失真）為87 dBc；在 (f{OUT }=130 MHz) 時(shí)，IMD為82 dBc。
• LVDS數(shù)據(jù)接口：采用帶有片上100 Ω終端的LVDS數(shù)據(jù)接口，確保數(shù)據(jù)傳輸?shù)姆€(wěn)定性和高速性。
• 內(nèi)置自測(cè)試：具備內(nèi)置自測(cè)試功能，方便工程師進(jìn)行故障診斷和系統(tǒng)驗(yàn)證。
• 低功耗：在 (I{FS}=20 ~mA) 、 (f{out }=330 MHz) 的條件下，功耗僅為380 mW。
• 雙電源操作：支持1.8/3.3 V雙電源操作，增強(qiáng)了設(shè)計(jì)的靈活性。
• 可調(diào)模擬輸出：輸出電流可在8.66 mA至31.66 mA之間調(diào)節(jié)（ (R_{L}=25 Omega) 至50 (Omega) ）。
• 片上1.2 V參考：提供片上1.2 V參考電壓，減少外部元件的使用。
• 封裝形式：采用160引腳芯片級(jí)球柵陣列（CSP_BGA）封裝，減小了封裝寄生效應(yīng)。

技術(shù)規(guī)格

DC規(guī)格

數(shù)字規(guī)格

在相同的電源和負(fù)載條件下，數(shù)字規(guī)格包括LVDS數(shù)據(jù)輸入、LVDS時(shí)鐘輸入、LVDS時(shí)鐘輸出、DAC時(shí)鐘輸入和串行外設(shè)接口等方面的參數(shù)。例如，LVDS數(shù)據(jù)輸入的輸入電壓范圍為825 - 1575 mV，LVDS時(shí)鐘輸入的最大時(shí)鐘速率可達(dá)1200 MSPS等。

AC規(guī)格

AC規(guī)格主要關(guān)注動(dòng)態(tài)性能，如最大更新速率、無(wú)雜散動(dòng)態(tài)范圍（SFDR）、雙音互調(diào)失真（IMD）和噪聲譜密度（NSD）等。以AD9736為例，在不同的輸出頻率和采樣率下，SFDR和IMD表現(xiàn)出色。例如，在 (f{DAC}=1200 MSPS) 、 (f{OUT}=50 MHz) 時(shí)，SFDR可達(dá)80 dBc；在 (f{DAC}=1200 MSPS) 、 (f{OUT}=40 MHz) 時(shí)，IMD可達(dá)88 dBc。

絕對(duì)最大額定值

為了確保器件的安全使用，需要了解其絕對(duì)最大額定值。例如，電源電壓的范圍、引腳電壓的范圍以及結(jié)溫和存儲(chǔ)溫度的限制等。超過(guò)這些額定值可能會(huì)導(dǎo)致器件永久性損壞。

引腳配置與功能描述

AD9734/AD9735/AD9736的引腳配置包括電源引腳、時(shí)鐘引腳、數(shù)據(jù)輸入引腳、輸出引腳和控制引腳等。不同的引腳具有不同的功能，例如CVDD18為1.8 V時(shí)鐘電源，AVSS為模擬電源地，IOUTA和IOUTB為DAC輸出等。詳細(xì)的引腳功能描述有助于工程師正確連接和使用器件。

典型性能特性

靜態(tài)線性度

通過(guò)不同溫度和滿量程電流下的INL（積分非線性）和DNL（差分非線性）曲線，可以了解器件的靜態(tài)線性度。這些曲線展示了器件在不同條件下的輸出誤差，對(duì)于評(píng)估器件的性能和選擇合適的工作條件具有重要意義。

動(dòng)態(tài)性能

動(dòng)態(tài)性能包括SFDR、IMD和NSD等指標(biāo)。不同采樣率和輸出頻率下的SFDR和IMD曲線，以及不同溫度下的NSD曲線，直觀地展示了器件的動(dòng)態(tài)性能表現(xiàn)。例如，隨著輸出頻率的增加，SFDR和IMD會(huì)有所下降，但在一定范圍內(nèi)仍能保持較好的性能。

WCDMA ACLR

在WCDMA應(yīng)用中，ACLR（鄰道泄漏比）是一個(gè)重要的指標(biāo)。通過(guò)測(cè)量不同型號(hào)在特定載波頻率下的ACLR，可以評(píng)估器件在無(wú)線通信系統(tǒng)中的性能。

SPI寄存器映射與詳細(xì)說(shuō)明

AD973x系列通過(guò)SPI（串行外設(shè)接口）進(jìn)行寄存器配置和控制。SPI寄存器映射包括多個(gè)寄存器，每個(gè)寄存器有不同的位定義和功能。例如，MODE寄存器用于設(shè)置SDIO方向、數(shù)據(jù)格式、復(fù)位等功能；IRQ寄存器用于處理中斷請(qǐng)求；FSC寄存器用于設(shè)置滿量程電流等。詳細(xì)了解這些寄存器的功能和操作方法，對(duì)于實(shí)現(xiàn)器件的正確配置和控制至關(guān)重要。

工作原理

數(shù)據(jù)輸入與時(shí)鐘關(guān)系

AD973x的輸入數(shù)據(jù)和時(shí)鐘關(guān)系較為復(fù)雜。輸入數(shù)據(jù)可以接受高達(dá)1.2 GSPS的速率，或者通過(guò)啟用2×插值濾波器，以600 MSPS的輸入數(shù)據(jù)速率實(shí)現(xiàn)全速運(yùn)行。DATA和DATACLK_IN輸入為并行LVDS，DATACLK_IN輸入以雙倍數(shù)據(jù)速率（DDR）格式運(yùn)行，其頻率為輸入DATA速率的一半。DACCLK信號(hào)直接驅(qū)動(dòng)DAC核心，同時(shí)經(jīng)過(guò)分頻后作為DATACLK_OUT輸出，用于時(shí)鐘數(shù)據(jù)源。

自適應(yīng)閉環(huán)定時(shí)控制器

為了確保數(shù)據(jù)和時(shí)鐘的正確對(duì)齊，AD973x采用了兩個(gè)自適應(yīng)閉環(huán)定時(shí)控制器：LVDS控制器和同步控制器。LVDS控制器負(fù)責(zé)管理LVDS數(shù)據(jù)和數(shù)據(jù)時(shí)鐘的對(duì)齊，同步控制器負(fù)責(zé)管理LVDS數(shù)據(jù)和DACCLK的對(duì)齊。這兩個(gè)控制器可以在手動(dòng)模式、監(jiān)控模式或自動(dòng)模式下運(yùn)行，通過(guò)移動(dòng)平均濾波和可變閾值控制，實(shí)現(xiàn)對(duì)數(shù)據(jù)采樣和同步的優(yōu)化。

輸出延遲

在1×模式下，當(dāng)FIFO禁用時(shí)，AD973x的模擬輸出在輸入數(shù)據(jù)變化35個(gè)DACCLK周期后發(fā)生變化；啟用FIFO后，會(huì)增加最多8個(gè)額外的周期延遲。內(nèi)部時(shí)鐘延遲變化在1.2 GHz下小于一個(gè)DACCLK周期（833 ps）。

應(yīng)用信息

驅(qū)動(dòng)DACCLK輸入

DACCLK輸入需要低抖動(dòng)的差分驅(qū)動(dòng)信號(hào)，并且要保持400 mV的輸入共模電壓?？梢酝ㄟ^(guò)多種方式驅(qū)動(dòng)DACCLK，如使用LVDS信號(hào)、正弦時(shí)鐘或CMOS/TTL時(shí)鐘等，并進(jìn)行相應(yīng)的處理和調(diào)整。

輸出失真源

DAC輸出失真主要包括二次諧波和三次諧波。二次諧波主要由輸出負(fù)載不平衡和數(shù)字?jǐn)?shù)據(jù)噪聲耦合到DACCLK引起；三次諧波則是由DAC架構(gòu)本身產(chǎn)生，并且輸出信號(hào)的整流和耦合會(huì)進(jìn)一步增加三次諧波能量。通過(guò)合理的電路設(shè)計(jì)和負(fù)載匹配，可以減少輸出失真。

DC耦合輸出

在某些情況下，需要對(duì)AD973x的輸出進(jìn)行DC耦合?？梢圆捎貌煌碾娐穼?shí)現(xiàn)DC耦合，如使用運(yùn)算放大器進(jìn)行電流到電壓的轉(zhuǎn)換。不同的電路具有不同的特點(diǎn)和適用場(chǎng)景，需要根據(jù)具體需求進(jìn)行選擇。

數(shù)據(jù)來(lái)源

為了實(shí)現(xiàn)AD973x的全速運(yùn)行，推薦使用特定的電路來(lái)提供數(shù)據(jù)。該電路可以在FPGA或ASIC中實(shí)現(xiàn)，利用DATACLK_OUT信號(hào)來(lái)生成DDR LVDS DATACLK_IN，從而實(shí)現(xiàn)數(shù)據(jù)和時(shí)鐘的對(duì)齊。在2×模式下，需要在DATACLK_OUT路徑中添加一個(gè)二分頻模塊。

總結(jié)

AD9734/AD9735/AD9736系列DAC具有高性能、高采樣率和出色的動(dòng)態(tài)性能等優(yōu)點(diǎn)，適用于寬帶通信系統(tǒng)、蜂窩基礎(chǔ)設(shè)施、點(diǎn)對(duì)點(diǎn)無(wú)線、CMTS/VOD、儀器儀表、自動(dòng)測(cè)試設(shè)備、雷達(dá)和航空電子等多種應(yīng)用場(chǎng)景。通過(guò)深入了解其技術(shù)規(guī)格、引腳配置、工作原理和應(yīng)用信息，工程師可以更好地使用這些器件，設(shè)計(jì)出高質(zhì)量的電子系統(tǒng)。你在使用這些DAC時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。