高性能12位125 MSPS TxDAC? D/A轉(zhuǎn)換器AD9752：技術(shù)解析與應(yīng)用指南

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）扮演著至關(guān)重要的角色，它是連接數(shù)字世界和模擬世界的橋梁。AD9752作為一款高性能的12位、125 MSPS的D/A轉(zhuǎn)換器，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出卓越的性能。本文將深入解析AD9752的技術(shù)特性、工作原理以及應(yīng)用案例，希望能為電子工程師們?cè)谠O(shè)計(jì)中提供有價(jià)值的參考。

文件下載：AD9752.pdf

一、AD9752概述

AD9752是TxDAC系列高性能、低功耗CMOS數(shù)模轉(zhuǎn)換器的第二代成員，具有12位分辨率和125 MSPS的更新速率。它屬于引腳兼容的TxDAC產(chǎn)品家族，該家族包含8位、10位、12位和14位的DAC，為設(shè)計(jì)者提供了基于性能、分辨率和成本的向上或向下組件選擇路徑。

1.1 主要特性

• 高性能：具有出色的無(wú)雜散動(dòng)態(tài)范圍（SFDR）性能，在5 MHz輸出時(shí)，SFDR可達(dá)79 dBc。
• 靈活的電流輸出：提供差分電流輸出，范圍為2 mA至20 mA。
• 低功耗：在5 V電源下，功耗為185 mW，具有掉電模式，功耗可降至20 mW。
• 片上參考：集成了1.20 V溫度補(bǔ)償帶隙參考。
• 寬電源范圍：數(shù)字接口兼容+2.7 V至+5.5 V的CMOS邏輯。
• 多種封裝：提供28引腳SOIC和TSSOP封裝。

二、技術(shù)細(xì)節(jié)剖析

2.1 功能框圖與工作原理

AD9752由一個(gè)大型PMOS電流源陣列組成，能夠提供高達(dá)20 mA的總電流。該陣列分為31個(gè)相等的電流源，構(gòu)成5個(gè)最高有效位（MSB）；接下來(lái)的4位或中間位由15個(gè)相等的電流源組成，其值為MSB電流源的1/16；其余的最低有效位（LSB）是中間位電流源的二進(jìn)制加權(quán)分?jǐn)?shù)。

所有這些電流源通過(guò)PMOS差分電流開關(guān)切換到兩個(gè)輸出節(jié)點(diǎn)（IOUTA或IOUTB）之一。這些開關(guān)基于一種新的架構(gòu)，大大改善了失真性能，減少了各種定時(shí)誤差，并為差分電流開關(guān)的輸入提供匹配的互補(bǔ)驅(qū)動(dòng)信號(hào)。

2.2 參考操作

AD9752包含一個(gè)內(nèi)部1.20 V帶隙參考，可以通過(guò)外部參考輕松禁用和覆蓋。REFIO根據(jù)選擇的是內(nèi)部還是外部參考，作為輸入或輸出。當(dāng)REFLO連接到ACOM時(shí)，內(nèi)部參考被激活，REFIO提供1.20 V輸出；當(dāng)REFLO連接到AVDD時(shí)，內(nèi)部參考被禁用，可應(yīng)用外部參考。

2.3 參考控制放大器

內(nèi)部控制放大器用于調(diào)節(jié)DAC的滿量程輸出電流IOUTFS。它被配置為V - I轉(zhuǎn)換器，其電流輸出IREF由VREFIO和外部電阻RSET的比值決定?？刂品糯笃髟试SIOUTFS在2 mA至20 mA范圍內(nèi)進(jìn)行10:1的寬調(diào)節(jié)跨度，這不僅有助于降低功耗，還可用于系統(tǒng)增益控制。

2.4 模擬輸出

AD9752產(chǎn)生兩個(gè)互補(bǔ)的電流輸出IOUTA和IOUTB，可配置為單端或差分操作。輸出阻抗通常為100 kΩ與5 pF并聯(lián)，且輸出阻抗略微依賴于輸出電壓、模擬電源電壓和滿量程電流。為了獲得最佳的失真和噪聲性能，建議采用差分操作，并將IOUTA和IOUTB的正電壓擺幅限制在+0.5 V以內(nèi)，同時(shí)將IOUTFS設(shè)置為20 mA，模擬電源（AVDD）設(shè)置為5.0 V，數(shù)字電源（DVDD）設(shè)置為3.0 V至3.3 V。

2.5 數(shù)字輸入

AD9752的數(shù)字輸入由12個(gè)數(shù)據(jù)輸入引腳和一個(gè)時(shí)鐘輸入引腳組成。采用邊緣觸發(fā)的主從鎖存器，DAC輸出在時(shí)鐘上升沿更新，支持高達(dá)125 MSPS的時(shí)鐘速率。數(shù)字輸入與CMOS兼容，邏輯閾值VTHRESHOLD約為數(shù)字正電源（DVDD）的一半。

2.6 睡眠模式操作

AD9752具有掉電功能，通過(guò)向SLEEP引腳施加邏輯電平“1”可激活該模式。在掉電模式下，輸出電流關(guān)閉，電源電流降至小于8.5 mA。該模式下，AD9752的掉電時(shí)間小于50 ns，上電時(shí)間約為5 μs。

2.7 功耗分析

AD9752的功耗PD取決于多個(gè)因素，包括電源電壓AVDD和DVDD、滿量程電流輸出IOUTFS、更新速率fCLOCK以及重建的數(shù)字輸入波形。模擬電源電流IAVDD與IOUTFS成正比，且對(duì)fCLOCK不敏感；數(shù)字電源電流IDVDD則取決于數(shù)字輸入波形、fCLOCK和數(shù)字電源DVDD。

三、應(yīng)用案例

3.1 VDSL應(yīng)用

在甚高頻數(shù)字用戶線（VDSL）技術(shù)中，AD9752可用于數(shù)據(jù)傳輸。通過(guò)QAM調(diào)制和多離散音調(diào)傳輸數(shù)據(jù)，可實(shí)現(xiàn)高數(shù)據(jù)速率。在500音調(diào)缺失頻段測(cè)試向量中，AD9752在750 kHz和5 MHz附近的缺失頻段的雜散自由范圍大于60 dB，表明其在VDSL應(yīng)用中具有良好的性能。

3.2 正交幅度調(diào)制（QAM）應(yīng)用

QAM是數(shù)字通信系統(tǒng)中廣泛使用的數(shù)字調(diào)制方案。AD9752可用于生成QAM信號(hào)的基帶I和Q分量。通過(guò)使用單個(gè)電壓參考設(shè)置I和Q通道的增益，可提高增益匹配和穩(wěn)定性。此外，還可通過(guò)數(shù)字域生成QAM信號(hào)，只需一個(gè)具有足夠分辨率和性能的DAC來(lái)重建信號(hào)。

3.3 CDMA發(fā)射應(yīng)用

在W - CDMA發(fā)射應(yīng)用中，AD9752可用于重建寬帶測(cè)試向量。對(duì)于帶寬為5 MHz、中心頻率為15.625 MHz且采樣率為62.5 MSPS的測(cè)試向量，其鄰道功率（ACP）測(cè)量值為70 dB，滿足相關(guān)的監(jiān)管要求。

四、輸出配置與設(shè)計(jì)考慮

4.1 輸出配置

• 差分耦合使用變壓器：使用RF變壓器可實(shí)現(xiàn)差分到單端信號(hào)轉(zhuǎn)換，提供最佳的失真性能和電氣隔離，適用于允許交流耦合的應(yīng)用。
• 差分使用運(yùn)算放大器：運(yùn)算放大器可用于差分到單端轉(zhuǎn)換，適用于需要直流耦合、雙極性輸出、信號(hào)增益和/或電平轉(zhuǎn)換的應(yīng)用。
• 單端無(wú)緩沖電壓輸出：適用于需要單極性電壓輸出的應(yīng)用，可通過(guò)連接適當(dāng)大小的負(fù)載電阻獲得正單極性輸出電壓。
• 單端緩沖電壓輸出配置：通過(guò)運(yùn)算放大器進(jìn)行I - V轉(zhuǎn)換，可提供負(fù)單極性輸出電壓，并最小化非線性輸出阻抗對(duì)DAC積分非線性（INL）性能的影響。

4.2 電源和接地考慮

在高速、高分辨率系統(tǒng)中，電源和接地的設(shè)計(jì)至關(guān)重要。AD9752具有單獨(dú)的模擬和數(shù)字電源及接地引腳，以優(yōu)化系統(tǒng)中模擬和數(shù)字接地電流的管理。應(yīng)盡可能靠近芯片對(duì)模擬電源AVDD和數(shù)字電源DVDD進(jìn)行去耦，同時(shí)注意接地平面的設(shè)計(jì)和信號(hào)路徑的布局，以減少噪聲和干擾。

五、總結(jié)與展望

AD9752作為一款高性能的D/A轉(zhuǎn)換器，在通信、儀器儀表等領(lǐng)域具有廣泛的應(yīng)用前景。其出色的性能、靈活的配置和低功耗特性，為電子工程師們提供了一個(gè)強(qiáng)大的設(shè)計(jì)工具。在實(shí)際應(yīng)用中，工程師們需要根據(jù)具體的需求選擇合適的輸出配置，并注意電源和接地的設(shè)計(jì)，以充分發(fā)揮AD9752的優(yōu)勢(shì)。隨著技術(shù)的不斷發(fā)展，相信AD9752將在更多的應(yīng)用場(chǎng)景中展現(xiàn)出其卓越的性能。

你在設(shè)計(jì)中是否使用過(guò)類似的DAC？對(duì)于AD9752的應(yīng)用，你有什么獨(dú)特的見解或經(jīng)驗(yàn)分享嗎？歡迎在評(píng)論區(qū)留言交流。