布局時注意:
10 更改原理圖后一定記得check and save
11 完成每個cell后要?dú)w原點
12 DEVICE的 個數(shù) 是否和原理圖一至(有并聯(lián)的管子時注意)；各DEVICE的尺寸是否和原理圖一至。一般在拿到原理圖之后，會對布局有大概的規(guī)劃，先畫DEVICE，(DIVECE之間不必用最小間距,根據(jù)經(jīng)驗考慮連線空間留出空隙)再連線。畫DEVICE后從EXTRACTED中看參數(shù)檢驗對錯。對每個device器件的各端從什么方向,什么位置與其他物體連線 必須 先有考慮(與經(jīng)驗及floorplan的水平有關(guān)).
13 如果一個cell調(diào)用其它cell，被調(diào)用的cell的vssx,vddx,vssb,vddb如果沒有和外層cell連起來，要打上PIN,否則通不過diva檢查.盡量在布局低層cell時就連起來。
14 盡量用最上層金屬接出PIN。
15 接出去的線拉到cell邊緣,布局時記得留出走線空間.
16 金屬連線不宜過長；
17 電容一般最后畫，在空檔處拼湊。
18 小尺寸的mos管孔可以少打一點.
19 LABEL標(biāo)識元件時不要用y0層，mapfile不認(rèn)。
20 管子的溝道上盡量不要走線;M2的影響比M1小.
21 電容上下級板的電壓注意要均勻分布；電容的長寬不宜相差過大?？梢远鄠€電阻并聯(lián).
22 多晶硅柵不能兩端都打孔連接金屬。
23 柵上的孔最好打在柵的中間位置.
24 U形的mos管用整片方形的柵覆蓋diff層,不要用layer generation的方法生成U形柵.
25 一般打孔最少打兩個
26 Contact面積允許的情況下,能打越多越好,尤其是input/output部分,因為電流較大.但如果contact阻值遠(yuǎn)大于diffusion則不適用.傳導(dǎo)線越寬越好,因為可以減少電阻值,但也增加了電容值.
27 薄氧化層是否有對應(yīng)的植入層
28 金屬連接孔可以嵌在diffusion的孔中間.
29 兩段金屬連接處重疊的地方注意金屬線最小寬度
30 連線接頭處一定要重疊，畫的時候?qū)⒃搮^(qū)域放大可避免此錯誤。
31 擺放各個小CELL時注意不要擠得太近，沒有留出走線空間。最后線只能從DEVICE上跨過去。
32 Text2,y0層只是用來做檢查或標(biāo)志用,不用于光刻制造.
33 芯片內(nèi)部的電源線/地線和ESD上的電源線/地線分開接;數(shù)模信號的電源線/地線分開。
34 Pad的pass窗口的尺寸畫成整數(shù)90um.
35 連接Esd電路的線不能斷，如果改變走向不要換金屬層
36 Esd電路中無VDDX,VSSX,是VDDB,VSSB.
37 PAD和ESD最好使用M1連接，寬度不小于20um;使用M2連接時,pad上不用打VIA孔,在ESD電路上打。
38 PAD與芯片內(nèi)部cell的連線要從ESD電路上接過去。
39 Esd電路的SOURCE放兩邊，DRAIN放中間。
40 ESD的D端的孔到poly的間距為4,S端到poly的間距為^+0.2.防止大電流從D端進(jìn)來時影響poly.
41 ESD的pmos管與其他ESD或POWER的nmos管至少相距70um以上。
42 大尺寸的pmos/nmos與其他nmos/pmos(非powermos和ESD)的間距不夠70um時,但最好不要小于50um,中間加NWELL,打上NTAP.
43 NWELL和PTAP的隔離效果有什么不同?NWELL較深,效果較好.
44 只有esd電路中的管子才可以用2*2um的孔.怎么判斷ESD電路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二極管的作用.
45 擺放ESD時nmos擺在最外緣,pmos在內(nèi).
46 關(guān)于匹配電路，放大電路不需要和下面的電流源匹配。什么是匹配？使需要匹配的管子所處的光刻環(huán)境一樣。 匹配分為橫向，縱向，和中心匹配。
21為縱向匹配，12為中心匹配（把上方1轉(zhuǎn)到下方1時，上方2也達(dá)到下方2位置）21中心匹配最佳。
47 尺寸非常小的匹配管子對匹配畫法要求不嚴(yán)格.4個以上的匹配管子,局部和整體都匹配的匹配方式最佳.
48 在匹配電路的mos管左右畫上dummy,用poly,poly的尺寸與管子尺寸一樣,dummy與相鄰的第一個poly gate的間距等于poly gate之間的間距.
49 電阻的匹配，例如1，2兩電阻需要匹配，仍是1221等方法。電阻dummy兩頭接地vssx。