AD9957：高性能正交數(shù)字上變頻器的深度解析

在通信系統(tǒng)的設計中，一款性能卓越的數(shù)字上變頻器往往能起到關鍵作用。AD9957作為一款1 GSPS正交數(shù)字上變頻器，憑借其出色的性能和豐富的功能，在眾多應用場景中展現(xiàn)出了強大的優(yōu)勢。今天，我們就來深入了解一下這款器件。

文件下載：AD9957.pdf

一、AD9957的關鍵特性

1. 高速與高性能

AD9957擁有1 GSPS的內(nèi)部時鐘速度，能夠?qū)崿F(xiàn)高達400 MHz的模擬輸出。其集成的14位DAC和250 MSPS的輸入數(shù)據(jù)速率，為數(shù)據(jù)處理和傳輸提供了強大的支持。同時，它的相位噪聲低至 -125 dBc/Hz（400 MHz載波，1 kHz偏移），窄帶無雜散動態(tài)范圍（SFDR）超過80 dB，展現(xiàn)出了卓越的動態(tài)性能。

2. 豐富的功能特性

• 多種調(diào)制模式：支持正交調(diào)制（QDUC）模式、插值DAC模式和單音模式，滿足不同應用場景的需求。
• 8個可編程配置文件：方便實現(xiàn)移鍵控功能，可快速切換不同的信號參數(shù)。
• Sin(x)/(x)校正：通過逆sinc濾波器，有效補償DAC輸出的頻譜失真。
• 參考時鐘乘法器：提供靈活的時鐘配置選項，支持高達2 GHz的參考時鐘輸入。
• 內(nèi)部振蕩器：可使用單個晶體實現(xiàn)內(nèi)部時鐘操作，簡化設計。
• 軟件和硬件控制的掉電功能：有效降低功耗，延長設備使用壽命。
• 集成RAM：可用于存儲和回放數(shù)據(jù)，實現(xiàn)復雜的信號處理。
• 相位調(diào)制能力：支持精確的相位控制，滿足通信系統(tǒng)的要求。
• 多芯片同步：方便實現(xiàn)多個器件的同步操作，提高系統(tǒng)的整體性能。
• 易于與Blackfin SPORT接口：便于與其他設備進行集成。

二、應用領域廣泛

AD9957的高性能和豐富功能使其在多個領域得到了廣泛應用，包括HFC數(shù)據(jù)、電話和視頻調(diào)制解調(diào)器、無線基站傳輸、寬帶通信傳輸以及互聯(lián)網(wǎng)電話等。在這些應用中，AD9957能夠提供高效、穩(wěn)定的數(shù)據(jù)處理和傳輸能力，滿足不同系統(tǒng)的需求。

三、工作模式詳解

1. 正交調(diào)制（QDUC）模式

這是AD9957的默認工作模式。在該模式下，并行輸入接受18位I和Q字，數(shù)據(jù)組裝器和格式化器將I和Q字解交織，使其并行傳播。DDS核心提供正交本地振蕩器信號，與插值后的I和Q樣本相乘并求和，產(chǎn)生正交調(diào)制數(shù)據(jù)流，經(jīng)過逆sinc濾波器和輸出縮放乘法器后，由14位DAC輸出模擬信號。

2. Blackfin接口（BFI）模式

這是QDUC模式的一個子集。在該模式下，使用單獨的I和Q串行位流代替并行數(shù)據(jù)字。Blackfin接口將16位串行數(shù)據(jù)轉(zhuǎn)換為16位并行數(shù)據(jù)，信號處理鏈中增加了一對半帶濾波器，提高了插值因子。需要注意的是，該模式下系統(tǒng)時鐘限制為750 MHz。

3. 插值DAC模式

在該模式下，Q數(shù)據(jù)路徑、DDS和調(diào)制器均被禁用，只有I數(shù)據(jù)路徑有效。PDCLK引腳作為時鐘，同步數(shù)據(jù)輸入。該模式不進行調(diào)制，數(shù)據(jù)頻譜保持在基帶，但會根據(jù)編程的插值率進行采樣率轉(zhuǎn)換，插值硬件通過零填充操作進行過采樣，抑制采樣率轉(zhuǎn)換過程中產(chǎn)生的圖像。

4. 單音模式

在該模式下，I和Q數(shù)據(jù)路徑從18位并行數(shù)據(jù)端口到調(diào)制器均被禁用。內(nèi)部DDS核心根據(jù)編程的調(diào)諧字產(chǎn)生單頻信號，用戶可選擇DDS的余弦或正弦輸出。輸出信號可通過14位幅度比例因子（ASF）進行縮放，并可選擇通過逆sinc濾波器。此外，該模式還提供輸出移鍵控（OSK）功能，可在可編程時間間隔內(nèi)將幅度比例因子在零和預設值之間進行斜坡調(diào)整。

四、信號處理流程

1. 并行數(shù)據(jù)時鐘（PDCLK）

AD9957在PDCLK引腳產(chǎn)生時鐘信號，其速率與并行數(shù)據(jù)端口的采樣率相同。在QDUC和插值DAC模式下，PDCLK作為并行端口的數(shù)據(jù)時鐘；在BFI模式下，它作為位時鐘。通過PDCLK反轉(zhuǎn)位和使能位，可靈活控制PDCLK的邊沿和開關。

2. 發(fā)射使能引腳（TxENABLE）

TxENABLE引腳用于控制用戶提供的數(shù)據(jù)。通過TxENABLE反轉(zhuǎn)位設置其極性，當TxENABLE為真時，設備在PDCLK的預期邊沿鎖存數(shù)據(jù)；當TxENABLE為假時，設備忽略數(shù)據(jù)。在不同模式下，TxENABLE的操作略有不同，但都需要滿足一定的設置和保持時間要求。

3. 輸入數(shù)據(jù)組裝器

在QDUC和插值DAC模式下，輸入為18位并行數(shù)據(jù)端口；在BFI模式下，為雙串行數(shù)據(jù)端口。不同模式下，PDCLK的頻率計算公式不同，數(shù)據(jù)格式和位序列順序也可通過相應的控制位進行設置。

4. 逆CCI濾波器

逆級聯(lián)梳狀積分器（CCI）濾波器用于預失真數(shù)據(jù)，補償CCI濾波器引入的衰減梯度。當CCI濾波器使用時，該濾波器可使通帶更加平坦，但會引入一定的插入損耗。可通過寄存器位選擇是否旁路該濾波器。

5. 固定插值器（4×）

由兩個半帶濾波器級聯(lián)而成，實現(xiàn)4倍速率插值，在保持基帶信號頻譜的同時，將采樣率提高4倍。其通帶內(nèi)紋波小，阻帶衰減大，在BFI模式下，還有額外的半帶濾波器，總插值因子可達16×。

6. 可編程插值濾波器

采用低通CCI濾波器實現(xiàn)，可通過6位控制字編程，插值范圍為2×到63×。當插值因子為1時，該濾波器被旁路，同時逆CCI濾波器也被旁路。其輸出是4×插值器輸出數(shù)據(jù)的進一步上采樣。

7. 正交調(diào)制器

將基帶頻譜的頻率上移到所需的載波頻率，實現(xiàn)上變頻。DDS精確控制載波信號的頻率，通過I和Q乘法器進行正交調(diào)制，避免了模擬調(diào)制器常見的問題。可通過頻譜反轉(zhuǎn)位控制調(diào)制信號的方向。

8. DDS核心

產(chǎn)生正弦和/或余弦信號。在單音模式下，可選擇正弦或余弦輸出；在QDUC模式下，產(chǎn)生正交載波參考信號。通過寄存器可精確調(diào)整輸出頻率、相位和幅度。

9. 逆sinc濾波器

對采樣的載波數(shù)據(jù)流進行預失真，補償DAC輸出的sinc包絡失真。啟用該濾波器可使DAC輸出的頻譜更加平坦，但會引入約3.0 dB的插入損耗。

10. 輸出比例因子（OSF）

在QDUC和插值DAC模式下，通過8位數(shù)字乘法器控制輸出幅度。在插值DAC模式下，OSF不應超過1，否則可能導致削波。

11. 14位DAC

集成的14位電流輸出DAC，采用平衡輸出減少共模噪聲。通過連接在DAC_RSET引腳和AGND之間的電阻設置參考電流，從而控制輸出電流。

12. 輔助DAC

通過8位輔助DAC控制主DAC的滿量程輸出電流，根據(jù)存儲在寄存器中的8位代碼字和RSET電阻值計算輸出電流。

五、RAM控制

1. RAM概述

AD9957集成了1024 × 32位的RAM，可在QDUC或插值DAC模式下使用。有數(shù)據(jù)輸入/檢索模式和回放模式兩種操作模式，通過編程CFR1中的RAM使能位進行選擇。

2. RAM段寄存器

兩個專用寄存器（RAM段寄存器0和RAM段寄存器1）控制RAM的操作，包括起始地址、結(jié)束地址、地址步長和回放模式等參數(shù)。

3. RAM狀態(tài)機

作為RAM的地址生成器，根據(jù)RAM模式位和RT引腳的狀態(tài)，控制RAM的地址訪問和數(shù)據(jù)傳輸。

4. RAM觸發(fā)（RT）引腳

監(jiān)控RT引腳的邏輯狀態(tài)轉(zhuǎn)換，觸發(fā)狀態(tài)機的操作。不同的狀態(tài)轉(zhuǎn)換選擇不同的RAM段寄存器進行回放操作。

5. 加載/檢索RAM操作

分為三步：編程RAM段寄存器、切換RT引腳選擇RAM段寄存器、使用串行I/O端口讀寫指定地址范圍的數(shù)據(jù)。

6. RAM回放操作

根據(jù)RAM回放目標位選擇回放數(shù)據(jù)的目的地，通過RT引腳選擇活動的RAM段寄存器，控制內(nèi)部狀態(tài)機進行數(shù)據(jù)回放。

7. RAM回放模式

包括斜坡上升、雙向斜坡、連續(xù)雙向斜坡和連續(xù)循環(huán)四種模式，通過RAM段寄存器中的3位回放模式字進行選擇。

六、時鐘輸入

1. REFCLK概述

AD9957通過REF_CLK/REF_CLK輸入引腳提供多種產(chǎn)生內(nèi)部SYSCLK信號的選項，包括直接驅(qū)動和晶體驅(qū)動，還可啟用內(nèi)部鎖相環(huán)（PLL）乘法器。通過XTAL_SEL引腳和CFR3寄存器中的控制位控制輸入配置。

2. 晶體驅(qū)動REF_CLK

使用晶體時，諧振頻率約為25 MHz，需采用推薦的電路配置。

3. 直接驅(qū)動REF_CLK

可使用單端或差分信號直接驅(qū)動REF_CLK/REF_CLK輸入，需注意阻抗匹配和直流偏置。

4. 鎖相環(huán)（PLL）乘法器

內(nèi)部PLL提供靈活的頻率乘法選項，支持12×到127×的可編程頻率乘法因子，用戶可根據(jù)需要優(yōu)化相位噪聲性能和頻率規(guī)劃。PLL輸出頻率范圍受限，需根據(jù)系統(tǒng)時鐘頻率選擇合適的VCO范圍。

5. PLL電荷泵

電荷泵電流可編程，用戶可根據(jù)需要選擇不同的電流值，優(yōu)化PLL性能。

6. 外部PLL環(huán)路濾波器組件

通過PLL_LOOP_FILTER引腳連接外部環(huán)路濾波器組件，用戶可根據(jù)所需的開環(huán)帶寬和相位裕度計算組件值，優(yōu)化PLL性能。

7. PLL鎖定指示

PLL_LOCK引腳提供PLL鎖定狀態(tài)的指示，當PLL鎖定到REFCLK輸入信號時，該引腳為高電平；當PLL旁路時，該引腳為低電平。

七、附加功能

1. 輸出移鍵控（OSK）

僅在單音模式下可用，支持手動和自動兩種模式。通過控制寄存器位、外部OSK引腳和ASF寄存器控制輸出信號的幅度。

2. 配置文件

AD9957的三種操作模式均支持配置文件，通過三個外部引腳（PROFILE2到PROFILE0）選擇特定的配置文件，實現(xiàn)參數(shù)的快速切換。

3. I/O_UPDATE引腳

默認作為輸入引腳，用于同步更新設備的操作參數(shù)。也可通過設置CFR2中的內(nèi)部I/O更新激活位，使其成為輸出引腳，自動產(chǎn)生I/O更新信號。

4. 自動I/O更新

通過設置CFR2中的內(nèi)部I/O更新激活位，啟用自動I/O更新功能。I/O更新速率由CFR2中的I/O更新速率控制位和I/O更新速率寄存器中的32位字控制。

5. 掉電控制

可獨立對數(shù)字核心、DAC、輔助DAC和REFCLK輸入進行掉電控制，支持軟件和硬件兩種掉電方式。軟件掉電通過CFR1中的掉電位控制，硬件掉電通過EXT_PWR_DWN引腳控制。

6. 通用I/O（GPIO）端口

在QDUC模式且Blackfin接口模式激活時可用，16個并行數(shù)據(jù)端口引腳可作為GPIO端口使用。通過GPIO配置寄存器和GPIO數(shù)據(jù)寄存器控制引腳的輸入輸出狀態(tài)。

八、多設備同步

1. 概述

AD9957的內(nèi)部時鐘為基帶信號處理路徑提供時序，通過同步邏輯使多個設備的時鐘狀態(tài)匹配，實現(xiàn)同步操作。同步機制包括同步發(fā)生器和同步接收器兩個獨立模塊。

2. 時鐘發(fā)生器

為AD9957的內(nèi)部操作提供必要的時序，包括三個獨立的時鐘樹，分別用于不同的操作模式。

3. 同步發(fā)生器

通過Sync Generator Enable位激活，產(chǎn)生LVDS兼容的時鐘信號，頻率根據(jù)操作模式和CCI插值因子確定。用戶可通過編程同步發(fā)生器延遲字調(diào)整輸出延遲。

4. 同步接收器

通過Sync Receiver Enable位激活，接受外部同步信號，根據(jù)操作模式要求的頻率范圍進行同步。可通過同步接收器延遲字調(diào)整信號延遲，通過同步狀態(tài)預設值字設置時鐘發(fā)生器的預設狀態(tài)。

5. 設置/保持驗證

通過設置和保持驗證塊驗證同步信號的邊緣時序，確保同步脈沖的正確生成?？赏ㄟ^Sync Timing Validation Disable位控制驗證塊的激活狀態(tài)。

6. 同步示例

通過為每個AD9957提供邊緣對齊的SYNC_IN信號，確保所有設備的時鐘狀態(tài)匹配，實現(xiàn)多設備同步。

九、I/Q路徑延遲

I/Q路徑延遲與AD9957的配置有關，主要受可編程CCI速率的影響。不同模式下，各階段的延遲時間不同，具體延遲值可根據(jù)線性延遲模型計算。

十、電源供應分區(qū)

AD9957具有多個電源供應，不同電源的功耗隨配置而異。建議將電源分為3.3 V數(shù)字、3.3 V模擬、1.8 V數(shù)字和1.8 V模擬四組，根據(jù)應用需求進行隔離和濾波。

十一、串行編程

1. 控制接口 - 串行I/O

AD9957的串行端口是一個靈活的同步串行通信端口，支持MSB-first或LSB-first傳輸格式，可配置為兩線或三線接口。

2. 通用串行I/O操作

串行通信周期分為指令階段和數(shù)據(jù)傳輸階段。指令字節(jié)包含寄存器地址和讀寫操作信息，數(shù)據(jù)傳輸階段根據(jù)寄存器類型傳輸相應數(shù)量的字節(jié)。讀寫操作的時序和數(shù)據(jù)流向不同，需注意相關引腳的功能和使用方法。

3. 指令字節(jié)

指令字節(jié)包含讀寫操作位和寄存器地址位，用于確定通信周期的操作類型和訪問的寄存器。

4. 串行I/O端口引腳描述

包括SCLK、CS、SDIO、SDO、I/O_RESET和I/O_UPDATE等引腳，各引腳具有不同的功能，用于實現(xiàn)數(shù)據(jù)的同步、選擇、輸入輸出和更新等操作。

5. 串行I/O時序圖

展示了串行I/O端口各控制信號之間的時序關系，幫助用戶理解和設計通信協(xié)議。

6. MSB/LSB傳輸

可通過控制Function Register 1中的Bit 0選擇MSB-first或LSB-first數(shù)據(jù)格式。

7. I/O_UPDATE、SYNC_CLK和系統(tǒng)時鐘關系

I/O_UPDATE引腳用于將數(shù)據(jù)從串行I/O緩沖區(qū)傳輸?shù)交顒蛹拇嫫?，SYNC_CLK是系統(tǒng)時鐘的4分頻信號，可用于同步外部硬件。I/O_UPDATE可同步或異步發(fā)送，滿足設置時間要求時，到DAC輸出的延遲恒定。

十二、寄存器映射和位描述

1. 寄存器映射

AD9957的串行I/O端口寄存器地址范圍為0到25，共26個寄存器，其中6個未使用。各寄存器根據(jù)功能命名，深度不同，包含實現(xiàn)特定功能所需的字節(jié)數(shù)。

2. 寄存器位描述

詳細描述了每個寄存器的位功能，包括控制功能寄存器、輔助DAC控制寄存器、I/O更新速率寄存器、RAM段寄存器、幅度比例因子寄存器、多芯片同步寄存器、配置文件寄存器、RAM寄存器、GPIO配置寄存器和GPIO數(shù)據(jù)寄存器等。

十三、總結(jié)

AD9957作為一款高性能的正交數(shù)字上變頻器，具有豐富的功能和出色的性能。其多種工作模式、靈活的時鐘配置、強大的信號處理能力以及多設備同步功能，使其在通信系統(tǒng)設計中具有廣泛的應用前景。電子工程師在使用AD9957時，需要深入了解其特性和工作原理，根據(jù)具體應用需求進行合理配置和優(yōu)化，以充分發(fā)揮其優(yōu)勢，實現(xiàn)高效、穩(wěn)定的通信系統(tǒng)設計。你在使用AD9957的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。