MAX5105/MAX5106:非易失性四路8位DAC的全面解析與應(yīng)用
在電子設(shè)計(jì)領(lǐng)域,數(shù)模轉(zhuǎn)換器(DAC)是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天,我們要深入探討的是Maxim公司的兩款優(yōu)秀DAC產(chǎn)品——MAX5105和MAX5106,它們以其獨(dú)特的特性和出色的性能,在眾多應(yīng)用場(chǎng)景中發(fā)揮著重要作用。
文件下載:MAX5105.pdf
一、產(chǎn)品概述
MAX5105/MAX5106是兩款非易失性四路8位DAC,采用單+2.7V至+5.5V電源供電。其內(nèi)部的EEPROM能夠在斷電后存儲(chǔ)DAC狀態(tài),上電時(shí)自動(dòng)將這些非易失性寄存器中的數(shù)據(jù)初始化到DAC輸出和工作狀態(tài)。這一特性使得設(shè)備在重新上電后能夠快速恢復(fù)到之前的工作狀態(tài),大大提高了系統(tǒng)的穩(wěn)定性和可靠性。
內(nèi)部的高精度緩沖器支持軌到軌(Rail - to - Rail)擺動(dòng),參考輸入范圍涵蓋了地和正電源軌,為設(shè)計(jì)提供了更大的靈活性。此外,它們還具備軟件控制的10μA關(guān)斷模式和靜音狀態(tài),可將DAC輸出驅(qū)動(dòng)到各自的REFL_電壓。其中,MAX5105更是集成了異步MUTE輸入和RDY/BSY輸出,用于指示非易失性存儲(chǔ)器的狀態(tài)。
這兩款產(chǎn)品在封裝形式上也有所不同。MAX5105有20引腳QSOP和20引腳寬體SO封裝可選,而MAX5106則采用16引腳QSOP封裝,用戶可以根據(jù)實(shí)際的應(yīng)用需求和電路板空間進(jìn)行選擇。
二、產(chǎn)品特性
2.1 非易失性存儲(chǔ)
片上EEPROM能夠存儲(chǔ)DAC狀態(tài),上電復(fù)位時(shí)所有寄存器會(huì)初始化為預(yù)存儲(chǔ)的狀態(tài),確保設(shè)備在斷電重啟后能迅速恢復(fù)正常工作,無(wú)需重新配置參數(shù),為系統(tǒng)的連續(xù)運(yùn)行提供了有力保障。
2.2 寬電源電壓范圍
支持+2.7V至+5.5V的單電源供電,適用于各種不同電源規(guī)格的應(yīng)用場(chǎng)景,無(wú)論是電池供電的便攜式設(shè)備,還是使用標(biāo)準(zhǔn)電源的工業(yè)設(shè)備,都能輕松適配。
2.3 四路獨(dú)立DAC
配備四個(gè)8位DAC,每個(gè)DAC都有獨(dú)立的高、低參考輸入(MAX5105),參考輸入范圍從地到VDD。這種設(shè)計(jì)使得每個(gè)DAC可以根據(jù)不同的需求設(shè)置不同的參考電壓,實(shí)現(xiàn)更精確的模擬輸出。
2.4 軌到軌輸出緩沖器
輸出緩沖器支持軌到軌輸出,能夠提供接近電源電壓范圍的輸出信號(hào),有效提高了信號(hào)的動(dòng)態(tài)范圍,增強(qiáng)了信號(hào)的驅(qū)動(dòng)能力。
2.5 低功耗設(shè)計(jì)
正常工作時(shí)的電源電流僅為1mA,關(guān)斷模式下的最大電流僅為10μA,大大降低了設(shè)備的功耗,延長(zhǎng)了電池供電設(shè)備的續(xù)航時(shí)間,同時(shí)也減少了散熱需求,提高了系統(tǒng)的穩(wěn)定性。
2.6 小封裝與兼容接口
采用20或16引腳QSOP小封裝,節(jié)省了電路板空間。并且支持SPI?/QSPI?/MICROWIRE?兼容的串行接口,方便與各種微處理器進(jìn)行通信,簡(jiǎn)化了系統(tǒng)的設(shè)計(jì)。
2.7 其他特性
MAX5105還具備異步MUTE輸入和RDY/BSY引腳,用于指示存儲(chǔ)器狀態(tài)。此外,產(chǎn)品的工作溫度范圍為 - 40°C至+85°C,能夠適應(yīng)各種惡劣的工作環(huán)境。
三、技術(shù)參數(shù)
3.1 絕對(duì)最大額定值
- 電壓限制:VDD、DIN、CS、CLK、MUTE至地的電壓范圍為 - 0.3V至+6V;DOUT、REFH、REFL、RDY/BSY、OUT_至地的電壓范圍為 - 0.3V至(VDD + 0.3V)。
- 電流限制:任何引腳的最大電流為±50mA。
- 功耗限制:不同封裝的連續(xù)功率耗散有所不同。例如,16引腳QSOP在+70°C以上時(shí),每升高1°C需降額8.3mW;20引腳QSOP在+70°C以上時(shí),每升高1°C需降額9.1mW;20引腳SO在+70°C以上時(shí),每升高1°C需降額10mW。
- 溫度限制:工作溫度范圍為 - 40°C至+85°C,存儲(chǔ)溫度范圍為 - 65°C至+150°C,結(jié)溫為+150°C,引腳焊接溫度(10s)為+300°C。
3.2 電氣特性
- 靜態(tài)精度:分辨率為8位,積分非線性(INL)在特定代碼范圍內(nèi)最大為±1LSB,差分非線性(DNL)在特定代碼范圍內(nèi)最大為±0.5LSB。
- 參考輸入:參考輸入電壓范圍為0至VDD,輸入電阻為92kΩ至413kΩ,輸入電阻匹配精度為±0.2%至±1%,輸入電容為10pF。
- DAC輸出:輸出電壓范圍為VREFL至(VREFH - VREFL) x (N/256) + VREFL,輸出電流最大為±1.0mA,放大器輸出電阻為3Ω。
- 數(shù)字輸入/輸出:輸入高電壓為0.7 x VDD,輸入低電壓為0.8V,輸入電流最大為±10μA,輸入電容為10pF;輸出高電壓為VDD - 0.3V,輸出低電壓為0.4V,三態(tài)泄漏電流最大為±10μA,三態(tài)輸出電容為15pF。
- 動(dòng)態(tài)性能:CLK到OUT_的建立時(shí)間為6μs,通道間串?dāng)_在特定條件下為85dB,信號(hào)與噪聲加失真比(SINAD)在不同條件下為56dB至58dB,參考饋通在特定條件下為86dB,時(shí)鐘饋通為4nV - s,DAC輸出白噪聲為75nV/√Hz,關(guān)斷恢復(fù)時(shí)間為7μs,關(guān)斷時(shí)間為2μs。
- 電源:電源電壓范圍為2.7V至5.5V,電源電流在正常工作時(shí)為0.8mA至1.0mA,在非易失性寫入操作時(shí)為20mA,關(guān)斷電流為0.5μA至10μA。
3.3 數(shù)字時(shí)序
- 時(shí)鐘參數(shù):CLK周期為1μs,CLK高時(shí)間為300ns,CLK低時(shí)間為300ns。
- 片選參數(shù):CS高時(shí)間為150ns,CS建立時(shí)間為100ns,CS保持時(shí)間為0ns。
- 數(shù)據(jù)參數(shù):DIN建立時(shí)間為100ns,DIN保持時(shí)間為0ns,CLK到DOUT有效時(shí)間為1μs,CLK到DOUT傳播延遲為1μs,DOUT禁用時(shí)間為250ns,非易失性存儲(chǔ)時(shí)間為13ms。
3.4 非易失性存儲(chǔ)器可靠性
數(shù)據(jù)保留時(shí)間按照MIL STD - 883測(cè)試方法1008測(cè)試,可達(dá)100年;耐久性按照MIL STD - 883測(cè)試方法1033測(cè)試,可進(jìn)行100,000次存儲(chǔ)操作。
四、引腳描述
MAX5105和MAX5106的引腳功能有所不同,但都圍繞著DAC的輸入、輸出、控制和電源等方面。下面是主要引腳的簡(jiǎn)要說(shuō)明:
- REFHx:DACx的高參考輸入引腳,用于設(shè)置DAC的滿量程電壓。
- REFLx:DACx的低參考輸入引腳,用于設(shè)置DAC的零代碼輸出電壓。
- VDD:正電源電壓引腳。
- RDY/BSY(MAX5105):就緒/忙狀態(tài)的開漏輸出引腳,用于指示非易失性存儲(chǔ)器的狀態(tài),需要連接一個(gè)100kΩ上拉電阻到VDD。
- CLK:串行時(shí)鐘輸入引腳,用于同步串行數(shù)據(jù)的傳輸。
- CS:芯片選擇輸入引腳,低電平有效,用于使能芯片。
- DIN:串行數(shù)據(jù)輸入引腳,用于向芯片寫入數(shù)據(jù)。
- DOUT:串行數(shù)據(jù)輸出引腳,用于從芯片讀取數(shù)據(jù)。
- MUTE(MAX5105):靜音輸入引腳,可將所有DAC輸出驅(qū)動(dòng)到各自的REFL_電壓。
- GND:接地引腳,同時(shí)也是MAX5106中REFL2和REFL3的連接點(diǎn)。
- OUTx:DACx的輸出引腳,輸出相應(yīng)的模擬電壓信號(hào)。
五、工作原理
5.1 DAC操作
MAX5105/MAX5106采用矩陣解碼架構(gòu)的DAC,通過(guò)矩陣排列的電阻串將外部參考電壓VREFH和VREFL之間的差值進(jìn)行分壓。行和列解碼器從電阻串中選擇合適的抽頭,提供所需的模擬電壓。這種架構(gòu)不僅節(jié)省了系統(tǒng)的整體功耗,而且電阻串對(duì)參考電壓呈現(xiàn)與代碼無(wú)關(guān)的輸入阻抗,保證了輸出的單調(diào)性。
5.2 輸出緩沖放大器
所有模擬輸出都由高精度的單位增益跟隨器進(jìn)行內(nèi)部緩沖,其壓擺率約為0.5V/μs,輸出能夠在GND到VDD之間擺動(dòng)。當(dāng)輸出從VREFL到VREFH(或VREFH到VREFL)轉(zhuǎn)換時(shí),在負(fù)載為10kΩ與100pF并聯(lián)的情況下,放大器輸出通常在6μs內(nèi)穩(wěn)定到±1/2LSB。
軟件靜音/關(guān)斷命令可以獨(dú)立地將每個(gè)輸出驅(qū)動(dòng)到各自的REFL_電壓(靜音)或高阻抗?fàn)顟B(tài)(關(guān)斷)。將四個(gè)DAC都置于關(guān)斷狀態(tài)時(shí),可將電源電流降低到最大10μA。MAX5105還提供異步MUTE輸入,可同時(shí)將所有DAC輸出驅(qū)動(dòng)到各自的REFL_電壓。
5.3 內(nèi)部EEPROM
內(nèi)部EEPROM由五個(gè)非易失性寄存器組成,能夠在設(shè)備斷電后保留DAC輸出和工作狀態(tài)。其中四個(gè)寄存器存儲(chǔ)每個(gè)DAC的數(shù)據(jù),另一個(gè)寄存器存儲(chǔ)設(shè)備的靜音和關(guān)斷狀態(tài)。
5.4 DAC寄存器
MAX5105/MAX5106擁有八個(gè)8位DAC寄存器,包括四個(gè)易失性寄存器和四個(gè)非易失性寄存器。易失性寄存器在設(shè)備啟用和供電時(shí)保留數(shù)據(jù),斷電或關(guān)斷時(shí)數(shù)據(jù)清零;非易失性寄存器在斷電后仍能保留數(shù)據(jù)。數(shù)據(jù)可以通過(guò)DIN直接寫入易失性寄存器,也可以從非易失性寄存器加載到易失性寄存器。上電時(shí),設(shè)備會(huì)自動(dòng)使用非易失性寄存器中存儲(chǔ)的數(shù)據(jù)進(jìn)行初始化。
5.5 靜音/關(guān)斷寄存器
有兩個(gè)8位的靜音/關(guān)斷寄存器,用于存儲(chǔ)每個(gè)DAC的工作狀態(tài)。其中四個(gè)最高有效位(MSBs)存儲(chǔ)靜音狀態(tài),四個(gè)最低有效位(LSBs)存儲(chǔ)關(guān)斷狀態(tài)。易失性寄存器存儲(chǔ)當(dāng)前的靜音/關(guān)斷狀態(tài),非易失性寄存器在設(shè)備斷電后仍能保留數(shù)據(jù),并且可以通過(guò)DOUT讀取。上電時(shí),易失性寄存器會(huì)用非易失性數(shù)據(jù)進(jìn)行初始化,也可以通過(guò)DIN或從非易失性寄存器加載數(shù)據(jù)。
六、串行接口與控制
6.1 串行接口
MAX5105/MAX5106通過(guò)同步、全雙工的3線接口與微處理器(μPs)進(jìn)行通信,數(shù)據(jù)以MSB優(yōu)先的方式在一個(gè)14位字中傳輸。4線接口增加了RDY/BSY(MAX5105)線,用于指示非易失性存儲(chǔ)器的狀態(tài)。數(shù)據(jù)的發(fā)送和接收是同時(shí)進(jìn)行的。
6.2 串行輸入數(shù)據(jù)格式和控制代碼
| 14位串行輸入格式包括一個(gè)起始位、兩個(gè)控制位(C0,C1)、三個(gè)地址位(A0,A1,A2)和八個(gè)數(shù)據(jù)位(D7 - D0)。5位地址/控制代碼用于配置DAC,具體的編程命令如下表所示: | 14 - 位串行字 | 功能 | ||||||
|---|---|---|---|---|---|---|---|---|
| START | C1 | C0 | A2 | A1 | A0 | D7 - D0 | ||
| 0 | 0 | 0 | 0 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入DAC0非易失性寄存器,輸出不變 | ||
| 0 | 0 | 0 | 0 | 1 | 8 - 位DAC數(shù)據(jù) | 寫入DAC1非易失性寄存器,輸出不變 | ||
| 0 | 0 | 0 | 1 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入DAC2非易失性寄存器,輸出不變 | ||
| 0 | 0 | 0 | 1 | 1 | 8 - 位DAC數(shù)據(jù) | 寫入DAC3非易失性寄存器,輸出不變 | ||
| 0 | 0 | 1 | 0 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入靜音/關(guān)斷狀態(tài)到非易失性寄存器,輸出不變 | ||
| 0 | 1 | 0 | 0 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入DAC0易失性寄存器并更新OUT0,其他輸出不變 | ||
| 0 | 1 | 0 | 0 | 1 | 8 - 位DAC數(shù)據(jù) | 寫入DAC1易失性寄存器并更新OUT1,其他輸出不變 | ||
| 0 | 1 | 0 | 1 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入DAC2易失性寄存器并更新OUT2,其他輸出不變 | ||
| 1 | 0 | 1 | 0 | 1 | 1 | 8 - 位DAC數(shù)據(jù) | 寫入DAC3易失性寄存器并更新OUT3,其他輸出不變 | |
| 1 | 0 | 1 | 1 | 0 | 0 | 8 - 位DAC數(shù)據(jù) | 寫入靜音/關(guān)斷狀態(tài)到易失性寄存器,更新DAC輸出狀態(tài) | |
| 1 | 1 | 0 | 0 | 0 | 0 | XXXXXXXX | 讀取DAC0非易失性寄存器,DOUT輸出數(shù)據(jù),輸出不變 | |
| 1 | 1 | 0 | 0 | 0 | 1 | XXXXXXXX | 讀取DAC1非易失性寄存器,DOUT輸出數(shù)據(jù),輸出不變 | |
| 1 | 1 | 0 | 0 | 1 | 0 | XXXXXXXX | 讀取DAC2非易失性寄存器,DOUT輸出數(shù)據(jù),輸出不變 | |
| 1 | 1 | 0 | 0 | 1 | 1 | XXXXXXXX | 讀取DAC3非易失性寄存器,DOUT輸出數(shù)據(jù),輸出不變 | |
| 1 | 1 | 0 | 1 | 0 | 0 | XXXXXXXX | 讀取靜音/關(guān)斷非易失性寄存器,DOUT輸出數(shù)據(jù),輸出不變 | |
| 1 | 1 | 1 | 0 | 0 | 0 | XXXXXXXX | 加載DAC0非易失性寄存器到相應(yīng)易失性寄存器并更新OUT0,其他輸出不變 | |
| 1 | 1 | 1 | 0 | 0 | 1 | XXXXXXXX | 加載DAC1非易失性寄存器到相應(yīng)易失性寄存器并更新OUT1,其他輸出不變 | |
| 1 | 1 | 1 | 0 | 1 | 0 | XXXXXXXX | 加載DAC2非易失性寄存器到相應(yīng)易失性寄存器并更新OUT2,其他輸出不變 | |
| 1 | 1 | 1 | 0 | 1 | 1 | XXXXXXXX | 加載DAC3非易失性寄存器到相應(yīng)易失性寄存器并更新OUT3,其他輸出不變 | |
| 1 | 1 | 1 | 1 | 0 | 0 | XXXXXXXX | 加載靜音/關(guān)斷非易失性寄存器到易失性寄存器,更新所有DAC狀態(tài) |
6.3 非易失性存儲(chǔ)命令
非易失性存儲(chǔ)命令將8位DAC數(shù)據(jù)加載到選定的非易失性DAC寄存器,或?qū)AC工作狀態(tài)加載到靜音/關(guān)斷非易失性寄存器。該命令不影響當(dāng)前DAC輸出或工作狀態(tài)??刂坪偷刂肺粫r(shí)鐘輸入后,RDY/BSY(MAX5105)會(huì)變低,直到非易失性存儲(chǔ)操作完成。對(duì)于MAX5106,在寫入新字之前需要等待最長(zhǎng)13ms的存儲(chǔ)時(shí)間。在RDY/BSY(MAX5105)返回高電平或13ms存儲(chǔ)時(shí)間(MAX5106)過(guò)去之前,不要向設(shè)備寫入新數(shù)據(jù)。
6.4 寄存器寫入命令
該命令直接將DAC數(shù)據(jù)加載到選定的DAC易失性寄存器,并在對(duì)應(yīng)D0的CLK上升沿更新相應(yīng)輸出。通過(guò)設(shè)置A2為高,也可以訪問(wèn)靜音/關(guān)斷易失性寄存器。四個(gè)MSB(D7 - D4)中的1會(huì)使選定的DAC靜音,四個(gè)LSB(D3 - D0)中的1會(huì)禁用選定的DAC。該命令不影響非易失性存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)。
6.5 非易失性讀取命令
非易失性讀取命令使選定的非易失性寄存器中的數(shù)據(jù)可供外部設(shè)備使用。數(shù)據(jù)在A0之后的八個(gè)時(shí)鐘周期內(nèi)通過(guò)DOUT輸出,CS變高時(shí)DOUT返回高阻抗?fàn)顟B(tài)。該命令對(duì)DAC輸出、工作狀態(tài)或非易失性寄存器內(nèi)容無(wú)影響。
6.6 非易失性加載命令
非易失性加載命令在A0之后的八個(gè)時(shí)鐘周期內(nèi)將選定的非易失性寄存器內(nèi)容寫入相應(yīng)的易失性寄存器,并在對(duì)應(yīng)A0的CLK上升沿更新相應(yīng)的DAC輸出或改變?cè)O(shè)備的工作狀態(tài)。該命令不影響非易失性寄存器中的數(shù)據(jù)。
6.7 靜音/關(guān)斷模式
MAX5105/MAX5106具有軟件控制的靜音和關(guān)斷模式。關(guān)斷模式將DAC輸出置于高阻抗?fàn)顟B(tài),所有DAC禁用時(shí)可將靜態(tài)電流消耗降低到最大10μA。靜音模式將選定的DAC輸出驅(qū)動(dòng)到相應(yīng)的REFL_電壓,易失性DAC寄存器保留其數(shù)據(jù),取消靜音后輸出恢復(fù)到之前的狀態(tài)。MAX5105還具有異步MUTE輸入,可使所有DAC靜音。通過(guò)在適當(dāng)?shù)臄?shù)據(jù)位(D7 - D0)設(shè)置1,可以單獨(dú)禁用/靜音輸出緩沖器。當(dāng)所有DAC都靜音或關(guān)斷時(shí),非易失性存儲(chǔ)命令將被忽略。如果使用靜音/關(guān)斷非易失性寄存器關(guān)閉或靜音所有DAC,可以使用寄存器寫入命令更改設(shè)備的工作狀態(tài)。
七、應(yīng)用信息
7.1 DAC線性度和偏移電壓
輸出緩沖器可能存在負(fù)輸入偏移電壓,在單電源供電的情況下,由于沒(méi)有負(fù)電源,輸出會(huì)保持在地電平。在使用端點(diǎn)法確定線性度時(shí),需要在校準(zhǔn)偏移和增益誤差后,在代碼10(0Ahex)和滿量程代碼(FFhex)之間進(jìn)行測(cè)量。負(fù)偏移會(huì)導(dǎo)致輸入代碼在零附近轉(zhuǎn)換時(shí)輸出不變,因此產(chǎn)生正輸出的最低代碼即為下端點(diǎn)。
7.2 外部電壓參考
MAX5105/MAX5106每個(gè)DAC都有兩個(gè)參考輸入REFH和REFL。REFH_設(shè)置滿量程電壓,REFL_設(shè)置零代碼輸出。在MAX5106中,REFL2和REFL3內(nèi)部連接到地。REFH的典型輸入阻抗為256kΩ,與代碼無(wú)關(guān)。輸出電壓可以用以下公式表示: [VOUT =left[left( VREFH{-}-VREFL{-}right) times(N / 256)right]+VREFL{-}] 其中N是DAC二進(jìn)制輸入代碼的十進(jìn)制值。
7.3 電源排序
REFH_和REFL_上施加的電壓在任何時(shí)候都不應(yīng)超過(guò)VDD。如果無(wú)法實(shí)現(xiàn)正確的電源排序,可以在REFH_和REFL_與VDD之間連接一個(gè)外部肖特基二極管,以確保符合絕對(duì)最大額定值。在設(shè)備完全上電之前,不要向數(shù)字輸入施加信號(hào)。
7.4 電源旁路和接地管理
GND上的數(shù)字或交流瞬態(tài)信號(hào)可能會(huì)在模擬輸出端產(chǎn)生噪聲,因此應(yīng)將GND連接到質(zhì)量最好的接地端。在VDD附近盡可能靠近設(shè)備的位置使用0.1μF電容進(jìn)行旁路,REF_到GND也使用0.1μF電容進(jìn)行旁路。精心設(shè)計(jì)印刷電路板的接地布局可以最小化DAC輸出和數(shù)字輸入之間的串?dāng)_。
八、總結(jié)
MAX5105/MAX5106非易失性四路8位DAC以其豐富的特性、出色的性能和靈活的控制方式,為電子工程師在數(shù)字增益和偏移調(diào)整、可編程衰減器、便攜式儀器、功率放大器偏置控制等應(yīng)用場(chǎng)景中提供了一個(gè)優(yōu)秀的解決方案。通過(guò)深入了解其工作原理、技術(shù)參數(shù)和應(yīng)用要點(diǎn),我們可以更好地發(fā)揮這兩款產(chǎn)品的優(yōu)勢(shì),設(shè)計(jì)出更加穩(wěn)定、高效的電子系統(tǒng)。在實(shí)際應(yīng)用中,你是否遇到過(guò)類似DAC的使用問(wèn)題?你是如何解決的呢?歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。
-
電子設(shè)計(jì)
+關(guān)注
關(guān)注
42文章
2992瀏覽量
49927
發(fā)布評(píng)論請(qǐng)先 登錄
MAX5105/MAX5106:非易失性四路8位DAC的全面解析與應(yīng)用
評(píng)論