最近在做一個收發(fā)鏈路，本振部分選型又和同事杠上了。一方站PDRO，說相噪干凈得一塌糊涂；一方推小數(shù)分頻PLL，說現(xiàn)在芯片這么強，還做什么固定頻點。最后坐下來把鏈路預算扒了一遍，結論挺有意思，趁著周末整理出來，拋磚引玉，也幫新手兄弟少走點彎路。

PDRO：一根筋的“低相噪特長生”

PDRO這東西，說白了就是把DRO（介質(zhì)振蕩器）那種極高的Q值發(fā)揮到了極致。它用的是取樣鑒相，不走傳統(tǒng)分頻器那條路，所以沒有N分頻帶來的20logN相噪惡化。

實際用下來什么感受？
拿10GHz的點頻本振來說，好的PDRO模塊在10kHz偏移處輕輕松松做到-130dBc/Hz往下，例如盛鉑科技PDROUxxxx系列國產(chǎn)鎖相介質(zhì)振蕩器可實現(xiàn)-132dBc/Hz，而且頻段可達75GHz。這個指標有多重要？在雷達做動目標檢測、或者給高速ADC當采樣時鐘時，近端相噪直接決定你能不能看到小信號旁邊的“影子”。

而且PDRO特別省心。巴掌大的模塊，給電就出信號，功耗低、體積小，不用配一堆寄存器去寫驅(qū)動。唯一的問題就是——頻率是“死的”。萬一后面要改頻點，硬件就得跟著動，靈活性基本為零。

盛鉑科技PDRO系列鎖相介質(zhì)振蕩器

小數(shù)分頻綜合器：成年人的“全都要”？

再看小數(shù)分頻PLL+VCO的方案。以前大家老覺得小數(shù)分頻雜散大、相噪差，但這兩年工藝確實起飛了。

最香的是靈活性。一個寬頻VCO加上小數(shù)分頻，能覆蓋好幾個倍頻程，步進可以精細到Hz級別。做通信基站、跳頻電臺或者信號源，這種方案基本是標配。寫幾行代碼就能切頻率，確實方便。

但得說句公道話：同頻點下，單純比10kHz以內(nèi)的近端相噪絕對值，集成VCO的PLL方案目前還是比不過高品質(zhì)PDRO模塊。這是物理結構決定的，DRO那個諧振腔的Q值確實硬邦邦。

到底怎么選？看你的鏈路“忍不忍得了”

總有人問“哪個更好”，其實成年人不做選擇，看的是場景和預算。

如果你的本振頻率萬年不動，且對近端噪聲極度敏感——比如微波點對點回傳、氣象雷達、相噪分析儀的參考源——閉眼選PDRO。這時候花心思去調(diào)PLL環(huán)路帶寬抑制噪聲，不如直接用物理Q值硬扛。

如果你的系統(tǒng)需要捷變頻，或者一個板子要兼容多個頻段——比如通信測試設備、相控陣波束控制——必須上小數(shù)分頻。其實小數(shù)分頻頻率綜合器相噪也可以很低，例如安鉑克科技的APUL系列國產(chǎn)頻率綜合器模塊，相噪低至≤-130dBc/Hz@10kHz（10GHz），頻率范圍高達10GHz。

還有個折中的玩法：用小數(shù)分頻PLL產(chǎn)生一個低頻的干凈參考，去驅(qū)動PDRO的取樣鑒相器。雖然復雜了點，但在某些既要頻率略微可變、又要極致遠端噪聲的特殊場合，確實管用。

最后嘮叨兩句
實際選型時，別光盯著數(shù)據(jù)手冊上的1kHz偏移相噪那個單一數(shù)字看。你得看綜合相噪曲線下的積分抖動、看環(huán)路帶寬外的雜散分布、看整機的功耗和散熱。

PDRO穩(wěn)如老狗，PLL靈活多變，沒有誰絕對碾壓誰。具體選擇看系統(tǒng)需要什么，成本，總的來說PDRO鎖相介質(zhì)振蕩器成本低于頻率綜合器的。

審核編輯 黃宇