在設(shè)計(jì)以太網(wǎng)接口時(shí)，從PHY芯片到RJ45連接器的信號(hào)路徑看似簡(jiǎn)單，卻隱藏著許多信號(hào)完整性陷阱。即使原理圖連接無(wú)誤，PCB布局布線中的小疏忽也可能導(dǎo)致眼圖閉合、回波損耗超標(biāo)、端口Link不穩(wěn)定等問(wèn)題。本文總結(jié)五個(gè)最常見(jiàn)的設(shè)計(jì)陷阱，并提供相應(yīng)的優(yōu)化對(duì)策，幫助工程師提前規(guī)避風(fēng)險(xiǎn)。

陷阱一：差分阻抗失控

現(xiàn)象： 眼圖張開(kāi)度不足，回波損耗（Return Loss）測(cè)試失敗，端口偶爾掉線。

原因： 以太網(wǎng)差分對(duì)要求100Ω差分阻抗。實(shí)際設(shè)計(jì)中，線寬、線距、層疊結(jié)構(gòu)、參考地平面的變化都會(huì)導(dǎo)致阻抗偏移。常見(jiàn)問(wèn)題包括：差分線參考地不連續(xù)（跨分割）、過(guò)孔附近的阻抗突變、表層微帶線未做阻抗計(jì)算。

對(duì)策：

使用阻抗計(jì)算工具（如Polar Si9000）根據(jù)PCB板材、層疊結(jié)構(gòu)精確計(jì)算線寬/線距。

確保差分線下方有完整的參考地平面，避免跨越電源層分割或空區(qū)域。

在過(guò)孔附近添加回流地過(guò)孔（ground via），減小阻抗突變。

盡量將差分線走在內(nèi)層（帶狀線），抗干擾能力更強(qiáng)，但注意過(guò)孔數(shù)量。

陷阱二：差分對(duì)內(nèi)部不等長(zhǎng)

現(xiàn)象： 共模噪聲增大，EMI輻射超標(biāo)，眼圖垂直方向閉合。

原因： 差分對(duì)中P/N兩線長(zhǎng)度不一致，導(dǎo)致信號(hào)到達(dá)時(shí)間不同，產(chǎn)生共模分量。共模分量不僅輻射嚴(yán)重，還會(huì)降低接收端的共模抑制比。

對(duì)策：

控制對(duì)內(nèi)等長(zhǎng)誤差≤5mil（千兆以太網(wǎng)建議≤2mil）。

等長(zhǎng)補(bǔ)償應(yīng)靠近信號(hào)源（PHY端）進(jìn)行，使用蛇形線補(bǔ)償，避免在連接器附近繞線。

蛇形線的凸起高度應(yīng)大于2倍線寬，凸起寬度盡量小，以減少阻抗變化。

避免為了等長(zhǎng)而過(guò)度繞線，走線總長(zhǎng)度越短越好。

陷阱三：過(guò)孔引起的阻抗不連續(xù)

現(xiàn)象： 回波損耗超標(biāo)，眼圖出現(xiàn)明顯抖動(dòng)，高速鏈路誤碼率升高。

原因： 當(dāng)差分信號(hào)從表層換到內(nèi)層時(shí)，過(guò)孔會(huì)引入額外的寄生電容和電感，造成阻抗跌落（通?？上陆?0~20Ω）。多個(gè)過(guò)孔串聯(lián)會(huì)累積效應(yīng)。

對(duì)策：

盡量減少差分信號(hào)上的過(guò)孔數(shù)量，最好不超過(guò)2個(gè)。

在差分過(guò)孔旁邊放置回流地過(guò)孔（通常對(duì)稱放置4個(gè)），提供低阻抗回流路徑。

移除過(guò)孔內(nèi)部非功能焊盤（non-functional pad），減小寄生電容。

對(duì)于極高速應(yīng)用（10G），可采用背鉆（back-drill）工藝去除過(guò)孔殘樁。

陷阱四：變壓器下方鋪銅或走線

現(xiàn)象： 輻射發(fā)射嚴(yán)重超標(biāo)，共模抑制比下降，端口靈敏度降低。

原因： 網(wǎng)絡(luò)變壓器的底部如果有銅皮或走線，會(huì)形成寄生電容，為共模噪聲提供旁路路徑，嚴(yán)重降低變壓器的共模抑制能力。同時(shí)，寄生電容還會(huì)影響高頻信號(hào)的傳輸特性。

對(duì)策：

變壓器正下方所有層必須挖空（void），不留任何銅皮、走線、過(guò)孔。

挖空區(qū)域應(yīng)比變壓器本體輪廓大至少1mm，確保邊緣無(wú)銅。

同樣，RJ45連接器下方也應(yīng)避免鋪銅，以減少對(duì)地電容。

陷阱五：Bob Smith電路接錯(cuò)地

現(xiàn)象： 輻射發(fā)射超標(biāo)，尤其是30~100MHz頻段，且增加屏蔽無(wú)效。

原因： Bob Smith電路（75Ω+1nF/2kV）是RJ45側(cè)共模噪聲的關(guān)鍵泄放路徑。常見(jiàn)錯(cuò)誤包括：電容的另一端接到了信號(hào)地（GND）而非機(jī)殼地（CHASSIS_GND），或者機(jī)殼地未與大地連接。

對(duì)策：

Bob Smith電路的電容必須連接到機(jī)殼地（CHASSIS_GND），而非信號(hào)地。

機(jī)殼地應(yīng)與設(shè)備金屬外殼（大地）良好接觸，形成低阻抗泄放路徑。

信號(hào)地與機(jī)殼地之間通過(guò)高壓電容（1nF/2kV）單點(diǎn)連接，可并聯(lián)一個(gè)10Ω電阻抑制低頻噪聲。

電阻選用1206或更大封裝，電容耐壓必須≥2kV。

設(shè)計(jì)驗(yàn)證建議

完成PCB設(shè)計(jì)后，建議進(jìn)行以下驗(yàn)證，以提前發(fā)現(xiàn)信號(hào)完整性問(wèn)題：

阻抗測(cè)試： 使用TDR（時(shí)域反射計(jì)）測(cè)試差分線的阻抗曲線，確保在100Ω±10%范圍內(nèi)。

眼圖測(cè)試： 使用示波器配合以太網(wǎng)一致性測(cè)試軟件，測(cè)量眼圖張開(kāi)度、抖動(dòng)、上升/下降時(shí)間。

回波損耗測(cè)試： 使用矢量網(wǎng)絡(luò)分析儀測(cè)量Sdd11參數(shù)，確保符合IEEE 802.3標(biāo)準(zhǔn)。

近場(chǎng)掃描： 使用近場(chǎng)探頭掃描變壓器和RJ45區(qū)域，定位共模輻射熱點(diǎn)。

快速檢查清單：
□ 差分線阻抗是否通過(guò)計(jì)算并得到廠家確認(rèn)？
□ 對(duì)內(nèi)等長(zhǎng)誤差是否≤5mil？
□ 過(guò)孔數(shù)量是否最少？是否添加了回流地過(guò)孔？
□ 變壓器下方是否完全挖空？
□ Bob Smith電路電容是否接到機(jī)殼地？
□ 信號(hào)地與機(jī)殼地是否通過(guò)高壓電容單點(diǎn)連接？

總結(jié)： 以太網(wǎng)PHY到RJ45的信號(hào)完整性設(shè)計(jì)并非難事，但需要工程師在設(shè)計(jì)初期就關(guān)注細(xì)節(jié)。避開(kāi)上述五個(gè)常見(jiàn)陷阱，結(jié)合仿真和測(cè)試驗(yàn)證，可以顯著提高產(chǎn)品的通信可靠性和EMC性能。建議將檢查清單融入PCB設(shè)計(jì)評(píng)審流程，避免后期被動(dòng)整改。

審核編輯 黃宇