深入解析SN54ABT18640與SN74ABT18640掃描測(cè)試設(shè)備

在電子設(shè)計(jì)領(lǐng)域，測(cè)試設(shè)備對(duì)于確保電路的可靠性和性能至關(guān)重要。今天，我們將深入探討德州儀器（Texas Instruments）的SN54ABT18640和SN74ABT18640掃描測(cè)試設(shè)備，這兩款設(shè)備帶有18位反相總線(xiàn)收發(fā)器，是德州儀器SCOPE?可測(cè)試性集成電路家族的成員。

文件下載：SN74ABT18640DGGR.pdf

產(chǎn)品概述

SN54ABT18640和SN74ABT18640支持IEEE標(biāo)準(zhǔn)1149.1 - 1990邊界掃描，有助于復(fù)雜電路板組件的測(cè)試。掃描訪(fǎng)問(wèn)測(cè)試電路是通過(guò)4線(xiàn)測(cè)試訪(fǎng)問(wèn)端口（TAP）接口實(shí)現(xiàn)的。在正常模式下，它們是18位反相總線(xiàn)收發(fā)器，可作為兩個(gè)9位收發(fā)器或一個(gè)18位收發(fā)器使用。測(cè)試電路可由TAP激活，以對(duì)設(shè)備引腳處的數(shù)據(jù)進(jìn)行快照采樣，或?qū)吔鐪y(cè)試單元進(jìn)行自檢。

產(chǎn)品特性

• 符合IEEE標(biāo)準(zhǔn)：兼容IEEE標(biāo)準(zhǔn)1149.1 - 1990（JTAG）測(cè)試訪(fǎng)問(wèn)端口和邊界掃描架構(gòu)。
• SCOPE?指令集：支持IEEE標(biāo)準(zhǔn)1149.1 - 1990所需的指令以及可選的CLAMP和HIGHZ指令，還具備并行簽名分析、偽隨機(jī)模式生成等功能。
• 先進(jìn)的設(shè)計(jì)：采用EPIC - ΙΙB? BiCMOS設(shè)計(jì)，顯著降低功耗。
• 多種封裝形式：提供塑料收縮小外形（DL）、薄收縮小外形（DGG）和380密耳細(xì)間距陶瓷扁平（WD）封裝。

工作模式

正常模式

在正常模式下，數(shù)據(jù)流向由方向控制（DIR）和輸出使能（OE）輸入控制。根據(jù)DIR的邏輯電平，數(shù)據(jù)可以從A總線(xiàn)傳輸?shù)紹總線(xiàn)，也可以從B總線(xiàn)傳輸?shù)紸總線(xiàn)。OE可用于禁用設(shè)備，使總線(xiàn)有效隔離。

測(cè)試模式

在測(cè)試模式下，SCOPE?總線(xiàn)收發(fā)器的正常操作被禁止，測(cè)試電路被啟用，以觀察和控制設(shè)備的I/O邊界。測(cè)試電路可根據(jù)IEEE標(biāo)準(zhǔn)1149.1 - 1990中描述的協(xié)議執(zhí)行邊界掃描測(cè)試操作。

引腳功能

測(cè)試架構(gòu)

串行測(cè)試信息通過(guò)符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的4線(xiàn)測(cè)試總線(xiàn)或TAP傳輸。TAP控制器監(jiān)控測(cè)試總線(xiàn)上的TCK和TMS信號(hào)，提取同步和狀態(tài)控制信號(hào)，并為設(shè)備中的測(cè)試結(jié)構(gòu)生成適當(dāng)?shù)钠峡刂菩盘?hào)。

TAP控制器狀態(tài)圖

TAP控制器是一個(gè)同步有限狀態(tài)機(jī)，共有16個(gè)狀態(tài)，其中6個(gè)穩(wěn)定狀態(tài)和10個(gè)不穩(wěn)定狀態(tài)。主要有兩條路徑：一條用于訪(fǎng)問(wèn)和控制所選數(shù)據(jù)寄存器，另一條用于訪(fǎng)問(wèn)和控制指令寄存器。

狀態(tài)描述

• Test - Logic - Reset：設(shè)備上電時(shí)處于此狀態(tài)，測(cè)試邏輯被復(fù)位并禁用，設(shè)備執(zhí)行正常邏輯功能。
• Run - Test/Idle：TAP控制器在執(zhí)行任何測(cè)試操作之前必須經(jīng)過(guò)此狀態(tài)，測(cè)試邏輯可以處于活動(dòng)測(cè)試狀態(tài)或空閑狀態(tài)。
• Select - DR - Scan, Select - lR - Scan：用于選擇數(shù)據(jù)寄存器掃描或指令寄存器掃描。
• Capture - DR：選擇數(shù)據(jù)寄存器掃描時(shí)，所選數(shù)據(jù)寄存器在此狀態(tài)下捕獲數(shù)據(jù)值。
• Shift - DR：數(shù)據(jù)寄存器置于TDI和TDO之間的掃描路徑，數(shù)據(jù)在每個(gè)TCK周期內(nèi)串行移位。
• Exit1 - DR, Exit2 - DR：結(jié)束數(shù)據(jù)寄存器掃描的臨時(shí)狀態(tài)。
• Pause - DR：暫停和恢復(fù)數(shù)據(jù)寄存器掃描操作，不丟失數(shù)據(jù)。
• Update - DR：如果當(dāng)前指令要求更新所選數(shù)據(jù)寄存器，則在此狀態(tài)下進(jìn)行更新。
• Capture - IR：選擇指令寄存器掃描時(shí)，指令寄存器在此狀態(tài)下捕獲其當(dāng)前狀態(tài)值。
• Shift - IR：指令寄存器置于TDI和TDO之間的掃描路徑，指令數(shù)據(jù)在每個(gè)TCK周期內(nèi)串行移位。
• Exit1 - IR, Exit2 - IR：結(jié)束指令寄存器掃描的臨時(shí)狀態(tài)。
• Pause - IR：暫停和恢復(fù)指令寄存器掃描操作，不丟失數(shù)據(jù)。
• Update - IR：當(dāng)前指令在此狀態(tài)下更新并生效。

寄存器概述

指令寄存器（IR）

指令寄存器為8位，用于告訴設(shè)備要執(zhí)行的指令，包括操作模式、測(cè)試操作、要選擇的數(shù)據(jù)寄存器以及在Capture - DR期間要捕獲到所選數(shù)據(jù)寄存器的數(shù)據(jù)來(lái)源。

數(shù)據(jù)寄存器

• 邊界掃描寄存器（BSR）：44位，用于存儲(chǔ)要應(yīng)用到設(shè)備輸出引腳的測(cè)試數(shù)據(jù)，或捕獲正常片上邏輯輸出和設(shè)備輸入引腳處的數(shù)據(jù)。
• 邊界控制寄存器（BCR）：3位，用于實(shí)現(xiàn)基本SCOPE?指令集未包含的額外測(cè)試操作，如PRPG、PSA和二進(jìn)制計(jì)數(shù)。
• 旁路寄存器：1位掃描路徑，可縮短系統(tǒng)掃描路徑的長(zhǎng)度。
• 設(shè)備識(shí)別寄存器（IDR）：32位，可用于識(shí)別設(shè)備的制造商、部件號(hào)和版本。

指令操作

邊界掃描（EXTEST）

符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的EXTEST指令，選擇BSR進(jìn)行掃描，捕獲設(shè)備輸入和I/O引腳處的數(shù)據(jù)，并將掃描到的數(shù)據(jù)應(yīng)用到相應(yīng)的引腳。

識(shí)別讀取（IDCODE）

符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的IDCODE指令，選擇IDR進(jìn)行掃描，設(shè)備處于正常模式。

采樣邊界（SAMPLE/PRELOAD）

符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的SAMPLE/PRELOAD指令，選擇BSR進(jìn)行掃描，捕獲設(shè)備輸入引腳和輸入模式下I/O引腳處的數(shù)據(jù)，以及正常片上邏輯輸出的數(shù)據(jù)。

旁路掃描（BYPASS）

符合IEEE標(biāo)準(zhǔn)1149.1 - 1990的BYPASS指令，選擇旁路寄存器進(jìn)行掃描，在Capture - DR期間捕獲邏輯0值。

控制邊界到高阻抗（HIGHZ）

符合IEEE標(biāo)準(zhǔn)1149.1a - 1993的HIGHZ指令，選擇旁路寄存器進(jìn)行掃描，設(shè)備處于修改后的測(cè)試模式，所有設(shè)備I/O引腳置于高阻抗?fàn)顟B(tài)。

控制邊界到1/0（CLAMP）

符合IEEE標(biāo)準(zhǔn)1149.1a - 1993的CLAMP指令，選擇旁路寄存器進(jìn)行掃描，將輸入BSC中的數(shù)據(jù)應(yīng)用到正常片上邏輯的輸入，將輸出模式下I/O BSC中的數(shù)據(jù)應(yīng)用到設(shè)備I/O引腳。

邊界運(yùn)行測(cè)試（RUNT）

選擇旁路寄存器進(jìn)行掃描，在Run - Test/Idle期間執(zhí)行BCR中指定的測(cè)試操作，包括采樣輸入/切換輸出（TOPSIP）、PRPG、PSA、同時(shí)進(jìn)行PSA和PRPG（PSA/PRPG）以及同時(shí)進(jìn)行PSA和二進(jìn)制計(jì)數(shù)（PSA/COUNT）。

邊界讀取（READBN, READBT）

選擇BSR進(jìn)行掃描，在Capture - DR期間BSR中的值保持不變，用于檢查PSA操作后的數(shù)據(jù)。

邊界自檢（CELLTST）

選擇BSR進(jìn)行掃描，所有BSC在Capture - DR期間捕獲其當(dāng)前值的反值，以驗(yàn)證BSR的移位寄存器和影子鎖存器元素的完整性。

邊界切換輸出（TOPHIP）

選擇旁路寄存器進(jìn)行掃描，在Run - Test/Idle期間，所選輸出模式BSC的移位寄存器元素中的數(shù)據(jù)在每個(gè)TCK上升沿切換，更新到影子鎖存器，并在每個(gè)TCK下降沿應(yīng)用到相關(guān)設(shè)備I/O引腳。

邊界控制寄存器掃描（SCANCN, SCANCT）

選擇BCR進(jìn)行掃描，在Capture - DR期間BCR中的值保持不變，必須在邊界運(yùn)行測(cè)試操作之前執(zhí)行此操作，以指定要執(zhí)行的測(cè)試操作。

邊界控制寄存器操作

采樣輸入/切換輸出（TOPSIP）

在每個(gè)TCK上升沿，捕獲所選設(shè)備輸入模式I/O引腳處的數(shù)據(jù)到相關(guān)BSC的移位寄存器元素中，所選輸出模式BSC的移位寄存器元素中的數(shù)據(jù)在每個(gè)TCK上升沿切換，更新到影子鎖存器，并在每個(gè)TCK下降沿應(yīng)用到相關(guān)設(shè)備I/O引腳。

偽隨機(jī)模式生成（PRPG）

在每個(gè)TCK上升沿，在所選BSC的移位寄存器元素中生成偽隨機(jī)模式，更新到影子鎖存器，并在每個(gè)TCK下降沿應(yīng)用到相關(guān)設(shè)備輸出模式I/O引腳。

并行簽名分析（PSA）

在每個(gè)TCK上升沿，將所選設(shè)備輸入模式I/O引腳處的數(shù)據(jù)壓縮成36位并行簽名到所選BSC的移位寄存器元素中，所選輸出模式BSC的影子鎖存器中的數(shù)據(jù)保持不變并應(yīng)用到相關(guān)設(shè)備I/O引腳。

同時(shí)進(jìn)行PSA和PRPG（PSA/PRPG）

在每個(gè)TCK上升沿，將所選設(shè)備輸入模式I/O引腳處的數(shù)據(jù)壓縮成18位并行簽名到所選輸入模式BSC的移位寄存器元素中，同時(shí)在所選輸出模式BSC的移位寄存器元素中生成18位偽隨機(jī)模式，更新到影子鎖存器，并在每個(gè)TCK下降沿應(yīng)用到相關(guān)設(shè)備I/O引腳。

同時(shí)進(jìn)行PSA和二進(jìn)制計(jì)數(shù)（PSA/COUNT）

在每個(gè)TCK上升沿，將所選設(shè)備輸入模式I/O引腳處的數(shù)據(jù)壓縮成18位并行簽名到所選輸入模式BSC的移位寄存器元素中，同時(shí)在所選輸出模式BSC的移位寄存器元素中生成18位二進(jìn)制計(jì)數(shù)模式，更新到影子鎖存器，并在每個(gè)TCK下降沿應(yīng)用到相關(guān)設(shè)備I/O引腳。

時(shí)序描述

所有測(cè)試操作都與TCK同步，TDI、TMS和正常功能輸入的數(shù)據(jù)在TCK上升沿捕獲，TDO和正常功能輸出引腳的數(shù)據(jù)在TCK下降沿出現(xiàn)。

電氣特性和參數(shù)

絕對(duì)最大額定值

• 電源電壓范圍：-0.5 V至7 V
• 輸入電壓范圍：除I/O端口外為-0.5 V至7 V，I/O端口為-0.5 V至5.5 V
• 輸出高電平或斷電狀態(tài)下的電壓范圍：-0.5 V至5.5 V
• 低電平輸出電流：SN54ABT18640為96 mA，SN74ABT18640為128 mA

推薦工作條件

• 電源電壓：4.5 V至5.5 V
• 高電平輸入電壓：≥2 V
• 低電平輸入電壓：≤0.8 V
• 輸入電壓：0至VCC
• 高電平輸出電流：SN54ABT18640≤ - 24 mA，SN74ABT18640≤ - 32 mA
• 低電平輸出電流：SN54ABT18640≤48 mA，SN74ABT18640≤64 mA
• 輸入轉(zhuǎn)換上升或下降速率：≤10 ns/V
• 工作自由空氣溫度：SN54ABT18640為 - 55°C至125°C，SN74ABT18640為 - 40°C至85°C

電氣特性

包括輸入鉗位電流、輸出高電平電壓、輸出低電平電壓、輸入電流、輸出高阻態(tài)電流等參數(shù)。

時(shí)序要求

• 時(shí)鐘頻率：0至50 MHz
• 脈沖持續(xù)時(shí)間：TCK高或低≥8.1 ns
• 建立時(shí)間：A、B、DIR或OE在TCK上升沿之前≥9.5 ns（SN54ABT18640），≥7 ns（SN74ABT18640）；TDI在TCK上升沿之前≥4.5 ns；TMS在TCK上升沿之前≥3.6 ns
• 保持時(shí)間：A、B、DIR或OE在TCK上升沿之后≥0.7 ns（SN54ABT18640），≥0 ns（SN74ABT18640）；TDI在TCK上升沿之后≥0 ns；TMS在TCK上升沿之后≥0.5 ns
• 延遲時(shí)間：上電到TCK上升沿≥50 ns
• 上升時(shí)間：VCC上電≥1 μs

開(kāi)關(guān)特性

包括正常模式和測(cè)試模式下的傳播延遲、上升時(shí)間、下降時(shí)間等參數(shù)。

總結(jié)

SN54ABT18640和SN74ABT18640掃描測(cè)試設(shè)備為電子工程師提供了強(qiáng)大的測(cè)試功能，其支持的IEEE標(biāo)準(zhǔn)邊界掃描和豐富的指令集使得復(fù)雜電路板的測(cè)試變得更加高效和可靠。在實(shí)際應(yīng)用中，工程師可以根據(jù)具體需求選擇合適的指令和操作模式，同時(shí)要注意設(shè)備的電氣特性和時(shí)序要求，以確保設(shè)備的正常運(yùn)行。你在使用這類(lèi)測(cè)試設(shè)備時(shí)遇到過(guò)哪些問(wèn)題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。