集成電路中常用的有源器件有 npn和pnp雙極型晶體管、NMOS和 PMOS場效應晶體管、肖特基金屬柵場效應晶體管、pn結(jié)二極管和金屬半導體肖特基接觸二極管等。雖然這些器件的具體結(jié)構(gòu)、所用材料、制造工藝和電學特性十分不同，但在它們工作原理的深處有一個共同的基礎物理效應，那就是界面效應。圖3.1為各種半導體微電子器件中常用的3種基本結(jié)構(gòu)金屬半導體接觸、pn結(jié)、金屬/介質(zhì)/半導體結(jié)構(gòu)界面示意圖。

所有電子器件的功能,都是由電子運動變化實現(xiàn)的。如同其他物質(zhì)運動一樣，可以想象，電子在均勻金屬與半導體等固體材料中的運動，通常也是均勻運動。但在界面及其附近區(qū)域，如金屬與半導體界面、p型與n型半導體界面、金屬與介質(zhì)界面、介質(zhì)與半導體界面等，電子運動將會發(fā)生顯著變化。正是由于這些不同物質(zhì)在界面處的不連續(xù)性，可以形成不同結(jié)構(gòu)、不同功能的電子器件。

界面兩側(cè)電子的能量狀態(tài)不同，必然導致界面兩側(cè)電子交換、空間電荷區(qū)產(chǎn)生、界面勢壘形成等物理效應。

在半導體器件技術發(fā)展中,最重要的界面物理效應是金屬半導體肖特基接觸勢壘效應、Pn結(jié)勢全效應、金屬/介質(zhì)/半導體表面場效應。分析這些不同界面效應中的物理機制與電子運動規(guī)律,可以看到它們既有各自不同特點,又有某些共同之處。正是在對半導體各種界面效應深入研究過程中,人們逐步發(fā)明和發(fā)展了多種多樣的二極管、晶體管等半導體分立器件,以及功能各異、集成度越來越高、速度越來越快的集成電路。以下各節(jié)將對這些界面效應及其相應半導體器件的原理、特性和應用,分別進行討論與分析。

金屬半導體接觸(可簡稱金半接觸)研究歷史悠久,金半接觸二極管是最先獲得應用的半導體器件[1]。早在1874年F.Braun在研究金屬(水銀)與晶態(tài)半導體(硫化銅、硫化鐵)接觸的電學特性時,就發(fā)現(xiàn)了整流效應,即電流大小依賴于外加電壓極性。20世紀初已開始研制出各種金屬半導體點接觸二極管整流器。20年代金半點接觸二極管就已經(jīng)作為檢波器件,應用于無線電廣播接收機。隨著鍺和硅單晶材料技術進步，出現(xiàn)了金屬與鍺、硅的點接觸二極管。在第二次世界大戰(zhàn)期間,金半點接觸二極管作為微波信號檢波器在雷達探測技術中得到應用。在這些早期半導體器件發(fā)展過程中，一些物理學家研究和提出了金屬半導體接觸整流效應理論模型。在固體能帶理論基礎上，德國物理學家肖特基于1938年提出,金半接觸的非對稱導電機制在于界面附近空間電荷形成的電子勢壘。由此人們把這種電子勢壘稱為肖特基勢壘,把具有單向?qū)щ娞匦缘慕饘侔雽w接觸稱為肖特基接觸[2]。

由肖特基接觸勢壘構(gòu)成的器件，在硅和化合物半導體器件技術中有許多應用。但在集成電路等各種器件中應用更為普遍的,是用AL、Cu、W、Ti等金屬形成的具有低電阻雙向?qū)щ姷臍W姆接觸。有多種方法和技術可以形成金屬半導體接觸。例如,在硅等半導體的清潔表面上濺射或蒸發(fā)淀積一層金屬,即可形成金半接觸。不僅各種金屬與半導體可以形成性能不同的金半接觸,許多導電金屬化合物,如金屬硅化物、金屬氮化物,也可與半導體形成歐姆接觸或肖特基接觸。特別需要強調(diào)的是,在各種分立器件和集成電路中,PtSi、WSiz、TiSiz、CoSiz、NiSi等金屬硅化物,是形成優(yōu)良歐姆接觸和肖特基接觸的重要材料[3]。下面討論分析的有關金屬和金半接觸的各種特性,都包括金屬化合物。

3.2.1 金屬的電子功函數(shù)

為什么金半接觸界面上會產(chǎn)生肖特基勢壘呢?最基本且較易理解的原因,是由于金屬和半導體內(nèi)的電子能量狀態(tài)和功函數(shù)不同。圖3.2顯示相互獨立的金屬和半導體的電子能帶結(jié)構(gòu)與電子功函數(shù)的含義。金屬的價電子能帶通常為半滿的導帶，電子位于費米能級(EEm)附近及以下。金屬價電子相對9X一個個金屬原子來說,它們是"自由"的,可以在整個金屬晶體各個原子之間作共有化運動,在外加電場下可輸運電流。但相對真空中的自由電子來說,它們又是束縛電子，被整個金屬所束縛,即束縛在金屬晶體的勢阱中。金屬電子如果要脫離金屬的束縛成為自由電子,應具有足夠的能量,必須做功才能逃逸出金屬到達真空。如果電子速度為零的真空電子能量狀態(tài)定義為真空能級(E。)則金屬費米能級Erm與電子真空能級E。之間的勢能差值,就被稱為金屬的電子功函數(shù),有時也被稱為電子脫出功,常用Wm表示，

其中,q為電子電荷,各種金屬清潔表面的功函數(shù)在2~6eV范圍。例如,鋁的功函數(shù)為4.25eV,即金屬鋁表面電子如果具有等于或超過4.25eV的能量,就可能發(fā)射至真空,成為自由電子。真空能級E。以上自由電子能量狀態(tài)是連續(xù)的。實際測量得到的金屬功函數(shù)數(shù)值與價電子狀態(tài)、晶向、表面清潔度等因素有關。圖3.3顯示在真空中清潔表面上測得的各種金屬電子功函數(shù)與原子序數(shù)存在周期性變化關系。

電子功函數(shù)的概念對于許多技術應用很重要。例如,陰極的電子發(fā)射電流大小取決于功函數(shù)值,熱電子發(fā)射電流密度j隨溫度的變化遵循與功函數(shù)有關的指數(shù)規(guī)律:

因此,總是選擇功函數(shù)小的材料作為顯像管、電子顯微鏡等真空電子器件中的陰極。為提高陰極電子發(fā)射效率，還常在陰極表面淀積可降低功函數(shù)的涂層。

3.2.2 半導體的電子功函數(shù)與親合能

如圖3.2所示，半導體的功函數(shù)W。應定義為真空能級與半導體費米能級Ee之差，

半導體的費米能級E。通常位于禁帶中間,而且隨雜質(zhì)種類及濃度變化,因此，半導體材料的功函數(shù)也隨其摻雜元素及濃度變化。但一種特定半導體材料的導帶底(Ec)是不變的,它與真空能級E0的能量差為一固定值,稱為半導體的電子親合能,表示為qX,即

3.2.3金屬/半導體接觸電勢差與肖特基勢壘

兩種不同材料的功函數(shù)一般是不相等的,當它們接觸時，界面上就會發(fā)生電子交換,形成接觸電勢差。金屬和半導體兩者緊密接觸后,通過電子交換,就會在界面形成金半接觸勢壘。以圖3.2所示金屬和半導體兩種材料為例,說明金半接觸勢壘的形成原因。圖3.2所示半導體為n型,其功函數(shù)小于金屬,半導體導帶電子能量高于金屬費米能級附近的電子能量。

圖3.4顯示金屬和半導體接觸后的能帶變化和肖特基勢壘形成,下面分析其原因。當兩者接觸形成統(tǒng)一電子體系時，界面兩側(cè)的電子就可能越過界面,進入另一側(cè)。按照電子具有占據(jù)盡量低能態(tài)的規(guī)律,在Wm>W。條件下，半導體電子越過界面進入金屬的幾率將高于相反方向的電子運動。這將破壞接觸前各自的電中性狀態(tài)，導致金屬表面呈現(xiàn)負電荷(Qm),半導體一側(cè)呈現(xiàn)正電荷(Q。)。界面兩側(cè)所帶電荷極性相反、數(shù)量相等,整個系統(tǒng)仍保持電中性,即Qm+Q。=0。由于金屬的能態(tài)密度高,可以認為由半導體過來的電子完全集中在金屬表面。在n型半導體一側(cè)則顯著不同,界面附近的正電荷通常是由電子離開后,局域化的電離施主雜質(zhì)構(gòu)成的。由于半導體內(nèi)雜質(zhì)濃度的限制，與金屬表面電子負電荷相等數(shù)量的電離施主正電荷,將分布在界面附近一定區(qū)域內(nèi)，即在界面半導體一側(cè)形成空間電荷區(qū)。這個區(qū)域也常稱為耗盡區(qū),因為其中電子濃度遠低于離化施主濃度，即電子被耗盡。

在圖3.4的例子中，界面電子交換使金屬一側(cè)電勢降低、半導體一側(cè)電勢升高,也就是形成了接觸電勢差,而且電勢的變化主要發(fā)生在半導體空間電荷區(qū)內(nèi)。電勢變化將完全補償原來費米能級的差異，使金屬和半導體兩側(cè)達到平衡狀態(tài)，電子凈流動停止，形成統(tǒng)一的費米能級EF。界面兩側(cè)電子交換形成的接觸電勢差，由兩者與真空能級E。的差值決定，即取決于金屬和半導體的功函數(shù)差值，

從上面的討論可以看到,金屬和半導體接觸界面是一個與兩側(cè)都不同的特殊區(qū)域,兩側(cè)的物理性質(zhì)差別導致形成電子勢壘。正是這種勢壘將控制金半接觸的導電性能，使其具有一極管整流特性。金半接觸勢壘對導電性能的影響取決于勢壘的高度及寬度。金屬與n型半導體的勢壘高度，由前者的功函數(shù)和后者的電子親合能之差值決定,如(3.7)式所示。柵全寬度則取決于半導體耗盡層寬度，由摻雜濃度決定。如果勢壘高度很低，與熱運動能kT相近,則界面兩側(cè)電子將可能有足夠能量越過勢壘，對載流子阻擋作用較小?；蛘呷绻麆輭緦挾群鼙?金半接觸勢壘的阻擋作用也會消失。當半導體摻雜濃度非常高,就會產(chǎn)生很窄的耗盡層,即勢壘寬度很薄，在這種情況下，即便勢壘很高,電子也會由于量子隧穿效應能夠直接穿透界面,形成導電電流。這兩種極端情況形成的金半界面具有歐姆接觸特性,即線性雙向?qū)щ?。當半導體的摻雜濃度較低，且與金屬形成的勢壘高度q中e>>kT，則金半接觸勢壘將決定導電極性和電流大小。這就是典型的肖特基勢壘接觸。具有肖特基勢壘的金半接觸在外接電源時，將顯示單向?qū)щ娬魈匦?形成的二極管就被稱為肖特基勢壘二極管,常簡稱為"SBD"(Schottky barrier diode)。

金屬與p型半導體也可能形成肖特基勢壘接觸,以圖3.2的同一金屬為例說明。對于p型半導體，其費米能級將位于靠近價帶頂?shù)慕麕е?。這時半導體的電子功函數(shù)將大于金屬的功函數(shù)，W。>Wm。因此,兩者緊密接觸后,界面電子交換將導致在金屬一側(cè)聚積正電荷，p型半導體一側(cè)形成負電荷空間電荷區(qū)，從而造成由金屬界面至半導體內(nèi)部的電勢分布，半導體界面附近的能帶將向下彎曲,形成阻擋空穴越過界面的能量勢壘。對于理想金半接觸,同一種金屬和同一種半導體(如硅),在n型襯底上的勢壘高度(g中s)與p型襯底上的勢壘高度(g.B)之和,應正好等于該半導體的禁帶寬度(E。)。所以，金屬與p型半導體的勢壘高度可表示為

早期研究者曾認為,對于口型半導體,如果金屬功函數(shù)小于半導體功函數(shù),即WI。兩者接觸時電子將從金屬流向半導體,在半導體表面形成負的空間電荷區(qū),這里的能濃度會比體內(nèi)高,因而是高電導區(qū)域。這種金半界面層可稱為反阻擋層,形成歐姆接觸濃度會比體內(nèi)差金屬功函數(shù)大于半導體功函數(shù)、即W。Wy者接觸時也會形成反擋界面層,具有優(yōu)良歐姆接觸特性。這時在半導體界面層的空型金/屬和高,因而是高電導區(qū)域。圖3.5為按照這種功函數(shù)差值模型,設想的4種不同類型金屬和半導體接觸界南層能帶結(jié)構(gòu)示意圖，推測在界面上既可能形成阻擋載流子運動的勢壘層，也可能形成反陽售層。但是,由于界面能級"釘扎"效應(詳見3.2.4節(jié)),金半接觸勢并非完全由兩者功函數(shù)決定,界面總是存在勢壘,不能形成反阻擋層。近年在納米CMOS及其他超高頻半導體器件制流技術中,如何降低品體管源漏區(qū)接觸電阻,已成為關鍵難題之一,如果能找到某種金屬與半導體材料組合,或借助某種工藝,形成高電導界面接觸,則將成為金半接觸技術的重要突破。

以上是關于金半接觸性能的理想簡化模型，常被稱為肖特基模型。根據(jù)這一模型，半導體與金屬形成的接觸導電特性,完全取決于兩者功函數(shù)差值變化。但是，大量實際測量得到的金半接觸勢壘高度數(shù)據(jù),與(3.7)式計算所得不同,即勢壘高度并不按q(中m一X)的關系隨金屬功函數(shù)變化。雖然金屬功函數(shù)差別很大(見圖3.3)，但它們與半導體的實測接觸勢壘高度差別卻小得多。這說明必然有其他因素對金半接觸勢壘的形成及其高度有顯著影響。1947年美國貝爾實驗室的物理學家巴丁(J.Bardeen)，在探索半導體晶體管的過程中，根據(jù)許多實驗結(jié)果,提出了表面態(tài)模型[，更好地說明了金半接觸勢壘的形成機制。

3.2.4 半導體表面與界面

半導體與其他固體材料的物理和化學性質(zhì)是由它們的晶體結(jié)構(gòu)決定的。半導體晶體內(nèi)部原子的周期性排列及其形成的周期性電勢場決定了半導體的電子能帶結(jié)構(gòu)。表面是晶格三維周期性終止之處，表面原子有未能與其他原子結(jié)合的懸掛化學鍵。因而表面的電子能量狀態(tài)應該與內(nèi)部有所不同,在禁帶內(nèi)可能產(chǎn)生只存在于表面的局域化電子能量狀態(tài)，即表面能級,或稱表面態(tài)。圖3.6顯示硅晶體表面原子與內(nèi)部原子價鍵結(jié)構(gòu)的不同。體內(nèi)的原子通過相鄰原子的兩個電子結(jié)合形成共價鍵,表面上的相鄰原子之間也可組成共價鍵,但表面原子在體外一側(cè)的電子則成為未飽和的懸掛鍵。這種不完整的鍵可以接受一個電子形成飽和鍵。因此,與懸掛鍵相對應的表面能級是受主能態(tài)。表面電子能級概念是由蘇聯(lián)物理學家塔姆(IETamm，1885一1971)在1933年首先提出的,故也曾被稱為塔姆能級。有關硅等共價鍵半導體的懸掛鍵表面態(tài)理論最早由肖克菜(W.Shockley)提出。表面態(tài)在禁帶中間有一定分布,能級密度與晶向及表面結(jié)構(gòu)等有關,通?？梢钥闯墒沁B續(xù)變化的。

實際的半導體晶體表面上常存在各種吸附雜質(zhì)、缺陷和介質(zhì)層。例如,硅表面總會有一薄氧化硅層,真正的表面實際上處于界面。因此,也常用界面能級(或稱界面態(tài))描述界面電子狀態(tài)。除了上述與懸掛鍵有關的電子能態(tài)外,界面上的雜質(zhì)、缺陷也會在表面禁帶中形成電子能級,有施主型的,也有受主型的,即表面能級可能發(fā)射電子，也可能接受電子。半導體的表面或界面可以與半導體內(nèi)部交換電子或空穴。由于這種電荷交換,即便沒有金屬接觸，半導體表面與體內(nèi)之間也可能形成一定電勢差。例如,如果n型半導體內(nèi)部的導帶電子運動至表面,占據(jù)能量較低的禁帶內(nèi)表面能級,則可使表面帶負電,而在半導體內(nèi)留下施主雜質(zhì)離子正電荷。表面以內(nèi)就會形成空間電荷區(qū)和相應的電場。這導致能帶在空間電荷區(qū)內(nèi)向上彎曲,在熱平衡條件下,表面與內(nèi)部形成統(tǒng)一費米能級和表面勢壘。這說明即使未和金屬接觸,半導體表面也會形成電子勢壘或空穴勢壘。

在與金屬接觸時，界面電子能態(tài)將與金屬功函數(shù),共同對金半接觸肖特基勢壘的形成作貢獻。圖3.7就是考慮半導體表面電子態(tài)影響后,金半接觸肖特基勢壘形成的示意圖。圖3.7中半導體表面禁帶內(nèi)的短劃線代表表面能級(也可稱為界面能級),其中，q定義為表面中性費米能級或中性能級,用以描述表面的電荷狀態(tài)。如果電子填滿q。以下的全部表面能級,則表面是電中性的;當電子填充低于q時,表面將帶正電;當電子填充超過9時,則表面帶負電。處于金屬與半導體之間的表面能級,和兩者都可能交換電子。圖3.7中金屬與半導體之間有一超薄介質(zhì)層,這是因為在淀積金屬時,硅等半導體表面往往有厚度為0.1~1 nm的薄氧化層覆蓋。由于量子隧穿效應,這層超薄介質(zhì)對電子運動影響較小。

圖3.7顯示金屬、n型半導體表面與內(nèi)部3個部分通過電子交換達到熱平衡后的能帶圖。如果金屬、半導體表面和內(nèi)部耗盡區(qū)的電荷量分別用Qm、Q:、Qa代表,按熱平衡狀態(tài)下的電中性要求,則Qm十Qi十Qa=0。圖3.7中的統(tǒng)-費米能級在表面中性能級g。之下，表明表面帶正電，這是由于部分表面能級上的電子轉(zhuǎn)移到金屬。這說明與沒有表面能級時相比，對于同樣金半接觸，半導體耗盡區(qū)的正電荷將減少，因而半導體耗盡區(qū)寬度與勢壘高度都相應變小。可見金半接觸勢壘的形成,除前面討論的兩者功函數(shù)外,還受表面電子態(tài)的影響，其程度取決于表面能級密度。如果表面能級密度很高,體內(nèi)導帶電子會填充這些表面能級，填充的最高能級將接近表面中性能級9.o。高密度表面能級與金屬交換電子后，其填充水平也將保持在中性能級g。附近。達到熱平衡狀態(tài)后，半導體表面空間電荷區(qū)內(nèi)的接觸電勢差，將決定于半導體體內(nèi)費米能級與表面中性費米能級之差，

通常q是以價帶頂基點量度的,因此，肖特基勢壘高度將由下式?jīng)Q定:

在表面能級密度很高的情況下,半導體表面費米能級位置和表面勢壘高度都主要由表面電子能態(tài)決定,而與金屬功函數(shù)及半導體摻雜濃度的相關性顯著減小。這種現(xiàn)象被稱為費能級有扎效應(pinning elfiect)。這一效應在肖特基勢壘形成及 M(OS等器件性能中有著重要作用。

以上討論說明,肖特基勢壘高度對半導體表面或界面狀態(tài)十分敏感,因而應與半導體表面晶向、清洗工藝及金屬接觸制備工藝等許多因素有關。此外,根據(jù)電學原理,電子和金屬之間的鏡像力作用也會使勢壘高度有所降低。應用電流-電壓法(I-V)、電容-電壓法(CV)、光電等多種物理測試技術,可以獲得勢壘高度數(shù)值。在文獻資料中可以找到各種金屬及金屬硅化物等導體,與各種半導體接觸的肖特基勢壘高度數(shù)據(jù)。由于材料、制備和測試方法不同,得到的勢壘高度數(shù)值往往有一定分散性。

3.2.5 金屬/半導體肖特基接觸的單向?qū)щ娞匦?/p>

金屬和半導體兩者接觸形成的肖特基勢壘，將對電子在兩者之間的運動起阻擋作用。這說明接觸勢壘區(qū)是一個高電阻區(qū)域,而且其電阻隨所加電壓的極性及大小變化。由圖3.8可見在不同電壓條件下，金屬與n型半導體肖特基接觸勢壘的變化情形。圖3.8(a)為無外接電源時的金半接觸體系能帶,這時雖然界面兩側(cè)有少部分能量超過勢壘高度的電子，也會越過勢壘形成電子流，但在熱平衡狀態(tài)下，由金屬到半導體與相反方向的電子流完全相等，凈電流為零。當金半之間外接電源時,熱平衡狀態(tài)遭到破壞,電壓將主要降落在高電阻的半導體表面空間電荷區(qū),改變其勢壘寬度和高度。

如果金屬一側(cè)加正電壓,即V0,如圖3.8(b)所示，對半導體中的電子，勢壘高度將減小,由gVu降為g(V:一V)，導致更多半導體導帶電子進人金屬,使電子流密度增加;但對于金屬中的電子,勢壘高度基本上不隨外加電壓變化，勢壘高度依舊為g中B,由金屬進人半導體的電子流密度與加電壓前相比應無變化,因此，將有凈電流通過,即金半接觸處于正向?qū)щ姞顟B(tài),電流密度隨電壓上升而增加。在V<0的反向電壓下，如圖3.8(c)所示,降落在空間電荷區(qū)的負電壓使半導體內(nèi)能帶下移，空間電荷區(qū)厚度增寬,表面勢壘高度增大到g(Vs:十IV|)，相應由半導體一側(cè)越過勢壘的電子流將比零電壓時更小,即金半接觸處于反向截止狀態(tài)。在反向電壓偏置下，從半導體到金屬的反向電流,由從金屬越過勢壘進入半導體的電子流組成,其大小取決于勢壘高度和溫度。由于這個勢壘高度不為外加電壓所改變,在反向電壓較高和恒定溫度條件下,肖特基接觸的反向電流應該不隨電壓變化,故稱為反向飽和電流。在常溫下能量大于勢壘高度9中的電子數(shù)目很少，所以,反向飽和電流密度很小。

上面利用簡單熱發(fā)射模型,定性說明金半接觸肖特基勢壘的單向?qū)щ姍C理。通過金半接觸界面勢壘的電子，必須在電子濃度梯度和電場的作用下首先輸運到界面,如果其能量足夠高,就越過界面勢壘進入金屬,形成電流。電子擴散和熱發(fā)射是決定肖特基勢壘區(qū)域電子運動的兩個相繼過程。電流大小取決于兩者中較弱的過程。對于金半接觸電學特性的定量理論,肖特基和其他學者進行了研究,提出了擴散理論和熱發(fā)射理論,后來又發(fā)展了兩者相結(jié)合的綜合理論等。根據(jù)金半接觸理論分析,肖特基勢壘二極管的電流密度J與電壓V的依賴關系可以表示為

J0為飽和電流密度,它取決于肖特基勢壘高度,并隨溫度上升顯著增加。(3.15)式中A稱為有效理查孫常數(shù)(effective Richardson's constant),單位為A/(K2.cm2),其數(shù)值依賴于載流子有效質(zhì)量等,對n型與p型硅,其計算值分別約為112與32。(3.14)式中,n被稱為理想因子,對于理想的肖特基勢壘二極管,勢壘高度恒定，n值等于1。但對于實際器件,由于受鏡像力效應等因素影響,金半接觸勢壘高度隨外加電壓有所變化，n值通常大于1。在v大于3kT/g條件下,(3.14)式可簡化為

根據(jù)(3.14)式至(3.16)式的電流/電壓特性及其隨溫度的變化規(guī)律，從實驗數(shù)據(jù)可以獲得肖特基二極管的勢壘高度中B和理想因子n的數(shù)值。

3.2.6 肖特基接觸器件的應用以上簡要介紹的金屬半導體界面及接觸的一些基本物理概念和肖特基勢壘導電特性，對于了解微電子器件原理和發(fā)展半導體工藝技術都十分重要。肖特基勢壘二極管是多數(shù)載流子器件,速度快,在分立和集成電路中都有廣泛應用。不同功能的器件對肖特基勢壘高度要求不同，有的器件要求高勢壘，有的要求低勢壘，這就需要應用不同的金屬薄膜材料制備金半接觸。各種不同耐壓和功率的肖特基二極管在檢波、整流、高速開關電源等方面有廣泛應用。肖特基接觸用于制造抗飽和雙極型邏輯電路，可顯著提高信號傳輸速度。利用肖特基勢壘接觸,在GaAs等化合物半導體材料上，制造高速金屬半導體場效應晶體管(MESFET)集成電路。如何應用肖特基勢壘接觸特性，發(fā)展新型納米CMOS電路也是一個受到重視的研究課題L5。

所有半導體器件都需要制備導電性能優(yōu)越的歐姆接觸,而且近年隨著集成電路器件尺寸持續(xù)縮微,要求獲得接觸電阻率越來越小的金半接觸。雖然按圖3.5所示原理,可形成無勢壘的金屬和半導體接觸,但在至今實際可應用的歐姆接觸材料及工藝中，金半接觸通常屬勢壘接觸。在高摻雜半導體襯底上,即便可以獲得歐姆接觸特性，但其接觸電阻率數(shù)值還是與勢壘高度相關。因此,低勢壘導電材料和工藝的研究與開發(fā)成為影響硅納米集成電路技術進步的關鍵課題之一[6]。