MT6825磁編碼器 是納芯微基于飽和區(qū)各向異性磁阻（AMR）技術(shù)的 18 位絕對(duì)式磁編碼器，核心優(yōu)勢(shì)在于：僅敏感 X/Y 平面磁場(chǎng)方向、與磁場(chǎng)強(qiáng)度無關(guān)、天然抑制 Z 軸雜散磁場(chǎng)，配合全差分信號(hào)鏈與多級(jí)校準(zhǔn)，在鋰電吸塵器、BLDC 電機(jī)、伺服等強(qiáng)干擾場(chǎng)景下仍能實(shí)現(xiàn) ±0.5° 精度與 ≤2μs 延時(shí)。本文從飽和區(qū) AMR 物理機(jī)制、正交電橋架構(gòu)、信號(hào)鏈抗干擾、系統(tǒng)級(jí)魯棒設(shè)計(jì)四大維度，深度解析其技術(shù)內(nèi)核與工程實(shí)現(xiàn)。

一、飽和區(qū) AMR 敏感原理：MT6825 的物理根基

1.1 各向異性磁阻（AMR）基本效應(yīng)

MT6825 采用NiFe 坡莫合金薄膜作為敏感材料，其電阻隨磁化方向與電流方向夾角周期性變化，且僅在飽和磁場(chǎng)（30~1000mT）下穩(wěn)定工作：

物理機(jī)制：電流通過鐵磁材料時(shí)，電子散射概率由磁化方向與電流方向夾角決定：

磁化方向平行于電流 → 散射增強(qiáng) → 電阻最大（(R_{text{max}})）

磁化方向垂直于電流 → 散射減弱 → 電阻最?。?R_{text{min}})）

數(shù)學(xué)模型：?jiǎn)?AMR 電阻隨磁場(chǎng)夾角 (theta) 的變化滿足：

( R(theta) = R_0 + Delta R cdot cos2theta )

其中：(R_0) 為零場(chǎng)基準(zhǔn)電阻，(Delta R) 為磁阻變化量（約 2%~5%），(theta) 為磁場(chǎng)方向與電流方向夾角。

飽和區(qū)核心特性：

方向敏感、強(qiáng)度無關(guān)：磁化方向完全跟隨外部磁場(chǎng)方向，輸出僅與角度相關(guān)，與磁場(chǎng)強(qiáng)度波動(dòng)無關(guān)。

平面選擇性：僅響應(yīng)平行于芯片表面的 X/Y 平面磁場(chǎng)，對(duì) Z 軸雜散磁場(chǎng)（電機(jī)繞組漏磁、外部永磁干擾）天然免疫。

高線性、低噪聲：飽和區(qū)磁阻 — 角度特性線性度優(yōu)于 0.1%，固有噪聲 <5nV/√Hz。

1.2 飽和區(qū)工作條件與工程意義

飽和磁場(chǎng)閾值：≥30mT（300 高斯），典型工作區(qū)間 50~500mT。

工程價(jià)值：

對(duì)磁鐵加工誤差、安裝氣隙（0.5~3mm）、溫度導(dǎo)致的磁場(chǎng)強(qiáng)度衰減不敏感，大幅降低系統(tǒng)設(shè)計(jì)難度。

徹底消除傳統(tǒng)霍爾傳感器 “磁場(chǎng)過弱 / 過強(qiáng)導(dǎo)致精度下降” 的問題，魯棒性顯著提升。

二、正交 AMR 惠斯通電橋：飽和區(qū)信號(hào)采集核心

2.1 電橋架構(gòu)與飽和區(qū)信號(hào)輸出

MT6825 集成兩對(duì)互成 45° 的 AMR 惠斯通電橋（SIN 電橋、COS 電橋），在飽和區(qū)輸出純凈正交差分信號(hào)：

SIN 電橋：敏感軸與 X 軸夾角 0°，輸出 (V_{text{SIN}} propto sin2theta)。

COS 電橋：敏感軸與 X 軸夾角 45°，輸出 (V_{text{COS}} propto cos2theta)。

飽和區(qū)輸出特性：

幅值穩(wěn)定（20~50mV），不受磁場(chǎng)強(qiáng)度波動(dòng)影響。

360° 無盲區(qū)、無跳變、無累積誤差，實(shí)現(xiàn)單圈絕對(duì)角度檢測(cè)。

差分輸出抑制共模干擾，CMRR >100dB，SNR 較單端提升 20dB+。

2.2 電橋抗干擾設(shè)計(jì)（芯片級(jí)）

共模抑制：惠斯通電橋天然抵消電源噪聲、溫度漂移、電磁耦合等共模干擾。

雜散磁場(chǎng)免疫：僅響應(yīng) X/Y 平面磁場(chǎng)，對(duì) Z 軸雜散磁場(chǎng)抑制比 >80dB。

溫度穩(wěn)定性：NiFe 合金工藝優(yōu)化，-40℃~125℃ 全溫域電阻一致性 <±0.5%。

Set/Reset 線圈：內(nèi)置磁化復(fù)位線圈，消除磁滯與失調(diào)，提升長期穩(wěn)定性。

三、信號(hào)鏈抗干擾設(shè)計(jì)：從模擬到數(shù)字的全鏈路防護(hù)

MT6825 采用低噪聲模擬前端（AFE）+ 高精度同步 ADC + 數(shù)字校準(zhǔn) + 硬件 CORDIC 解算的全鏈路架構(gòu)，系統(tǒng)性抑制干擾、保障精度。

3.1 模擬前端（AFE）：微弱信號(hào)抗干擾調(diào)理

AMR 電橋輸出僅數(shù)十 mV，需經(jīng)低噪聲、高抗干擾 AFE 放大濾波：

低噪聲差分放大器：輸入噪聲 <10nV/√Hz，CMRR>100dB@工頻，斬波技術(shù)消除直流失調(diào)。

可編程增益放大器（PGA）：增益 1~64 倍可調(diào)，適配不同氣隙與磁場(chǎng)強(qiáng)度，確保信號(hào)滿量程輸入 ADC，最大化 SNR。

抗混疊低通濾波（LPF）：二階巴特沃斯拓?fù)?，截止頻率 1~5MHz 可編程，濾除高頻噪聲，避免 ADC 采樣混疊。

AGC 自動(dòng)增益控制：自適應(yīng)調(diào)整增益，抵消磁環(huán)強(qiáng)度波動(dòng)、安裝間隙變化的影響。

3.2 高精度同步 ADC：數(shù)字化抗干擾量化

架構(gòu)：雙通道同步采樣 SAR ADC，SIN/COS 信號(hào)同時(shí)采樣，保持相位關(guān)系。

關(guān)鍵參數(shù)：18 位分辨率，采樣率 ≥1MSPS，INL <±1LSB，SNR>95dB，ENOB >17 位。

基準(zhǔn)：內(nèi)部高精度帶隙基準(zhǔn)（溫漂 <10ppm/℃），降低 ADC 增益誤差，保證全溫域量化精度穩(wěn)定。

3.3 數(shù)字信號(hào)處理（DSP）：干擾抑制與校準(zhǔn)

數(shù)字濾波：可編程 IIR 低通濾波，截止頻率 1~50kHz 可調(diào)，濾除 ADC 采樣噪聲與數(shù)字量化噪聲。

多級(jí)校準(zhǔn)補(bǔ)償：

失調(diào)補(bǔ)償：修正電橋、放大器直流偏置，失調(diào)從 ±50mV → <±1mV。

幅值失衡校正：補(bǔ)償 SIN/COS 信號(hào)幅度不一致，失衡從 ±15% → <±1%。

正交誤差校正：修正相位非 90° 偏差，正交誤差從 ±1.0° → <±0.1°。

非線性補(bǔ)償：多項(xiàng)式擬合校正 AMR 特性非線性，INL 從 ±1° → ±0.2°。

動(dòng)態(tài)溫漂補(bǔ)償：內(nèi)置 NTC 溫度傳感器，實(shí)時(shí)修正全溫域誤差，溫度系數(shù) <±0.001°/℃。

3.4 硬件 CORDIC 解算：高速低干擾角度計(jì)算

核心原理：通過硬件加速 CORDIC 算法，快速解算 (theta = frac{1}{2}arctanleft(frac{V_{text{SIN}}}{V_{text{COS}}}right))，替代傳統(tǒng)浮點(diǎn)運(yùn)算。

抗干擾優(yōu)勢(shì)：

解算延時(shí) <1μs，系統(tǒng)總延時(shí) ≤2μs，支持 25,000rpm 高速電機(jī)。

無需浮點(diǎn)運(yùn)算，降低芯片功耗與噪聲，適合嵌入式應(yīng)用。

18 位精度輸出，最小角度步長 0.00137°，抗微小干擾能力強(qiáng)。

四、系統(tǒng)級(jí)抗干擾設(shè)計(jì)：工程應(yīng)用落地要點(diǎn)

4.1 硬件安裝抗干擾

磁鐵選型：徑向磁化釹鐵硼磁鐵（直徑 6~10mm），表面磁場(chǎng) ≥50mT，確保飽和區(qū)工作。

安裝參數(shù)：最優(yōu)氣隙 0.5~1.5mm，軸心偏心 <0.5mm，磁場(chǎng)傾斜 ≤±5°。

PCB 布局：

模擬 / 數(shù)字電源獨(dú)立供電，單點(diǎn)共地，避免地環(huán)路干擾。

SIN/COS 差分線等長、平行、短距布線，包地屏蔽，遠(yuǎn)離功率回路。

電源引腳就近加 0.1μF 高頻瓷片 + 10μF 電解去耦電容。

功率區(qū)與控制區(qū)物理隔離 ≥5mm，電機(jī)動(dòng)力線加裝磁環(huán)。

4.2 接口與軟件抗干擾

輸出接口：支持 SPI/ABZ/UVW/PWM 多格式輸出，差分 ABZ 接口抗干擾能力最強(qiáng)。

軟件濾波：MCU 端可疊加滑動(dòng)平均、中值濾波，進(jìn)一步抑制高頻噪聲。

故障檢測(cè)：實(shí)時(shí)監(jiān)測(cè)角度數(shù)據(jù)跳變、信號(hào)幅值異常，觸發(fā)保護(hù)機(jī)制。

五、核心性能與抗干擾對(duì)比

5.1 MT6825 核心抗干擾參數(shù)

5.2 與霍爾編碼器抗干擾對(duì)比

六、總結(jié)

MT6825 以飽和區(qū) AMR 正交惠斯通電橋?yàn)槊舾泻诵?，通過全差分信號(hào)鏈、多級(jí)校準(zhǔn)補(bǔ)償、硬件 CORDIC 解算、系統(tǒng)級(jí)抗干擾布局，實(shí)現(xiàn)了 “高抗干擾、高精度、高速響應(yīng)” 的完美平衡。其核心價(jià)值在于：飽和區(qū)工作模式徹底解決磁場(chǎng)強(qiáng)度波動(dòng)問題，天然抑制 Z 軸雜散磁場(chǎng)，全鏈路抗干擾設(shè)計(jì)保障在嚴(yán)苛工業(yè) / 家電場(chǎng)景下穩(wěn)定可靠，是鋰電吸塵器 BLDC 電機(jī)、伺服系統(tǒng)等高精度、強(qiáng)干擾應(yīng)用的理想選擇。

審核編輯 黃宇