XUF212 - 512 - FB236：多核微控制器的強大之選

在嵌入式系統(tǒng)的廣闊領(lǐng)域中，多核微控制器正逐漸成為提升系統(tǒng)性能、實現(xiàn)復雜功能的關(guān)鍵組件。今天，我們將深入探討 XMOS 公司的 XUF212 - 512 - FB236 多核微控制器，它憑借其獨特的架構(gòu)和豐富的特性，為開發(fā)者帶來了全新的設(shè)計可能性。

文件下載：XUF212-512-FB236-C20.pdf

一、xCORE 多核架構(gòu)的魅力

XUF212 - 512 - FB236 屬于 xCORE200 系列，這是一系列 32 位多核微控制器，將 xCORE 架構(gòu)的低延遲和時序確定性帶入了主流嵌入式應用。與傳統(tǒng)微控制器不同，xCORE 多核微控制器能夠同時執(zhí)行多個實時任務，并通過高速網(wǎng)絡在任務之間進行通信。這種特性使得開發(fā)者可以編寫軟件來實現(xiàn)傳統(tǒng)上需要專用硬件才能完成的功能，大大提高了系統(tǒng)的靈活性和可擴展性。

1. 邏輯核心的高效協(xié)作

該器件由兩個 xCORE 瓷磚（Tile）組成，每個瓷磚包含 6 個活躍的邏輯核心。這些核心通過共享的五級流水線發(fā)布指令，采用輪詢方式進行指令發(fā)布。當最多 5 個邏輯核心活躍時，每個核心將分配到五分之一的處理周期；當超過 5 個核心活躍時，每個核心至少分配到 1/n 個周期（n 為活躍核心數(shù)）。邏輯核心由事件觸發(fā)而非中斷，并且會運行至完成，還可以暫停以等待事件。這種設(shè)計確保了核心性能的可預測性和穩(wěn)定性，同時也能充分利用系統(tǒng)資源。

2. xTIME 調(diào)度器的智能管理

xTIME 調(diào)度器在硬件層面執(zhí)行類似于實時操作系統(tǒng)（RTOS）的功能。它處理 xCORE 瓷磚資源（如通道端點、定時器和 I/O 引腳）產(chǎn)生的事件，確保所有事件得到服務和同步，無需 RTOS 的支持。I/O 引腳產(chǎn)生的事件由硬件響應端口處理，并直接饋送到相應的 xCORE 瓷磚。xCORE 瓷磚還可以選擇等待指定時間過去，或者等待通道上的數(shù)據(jù)可用。由于每個任務都在自己的邏輯 xCORE 上運行，因此不需要對任務進行優(yōu)先級排序，還可以通過協(xié)作式多任務處理在單個核心上共享一組低優(yōu)先級任務。

3. 硬件響應端口的靈活接口

硬件響應端口將 xCORE 瓷磚連接到一個或多個物理引腳，定義了連接到 XUF212 - 512 - FB236 的硬件與運行在其上的軟件之間的接口。它提供了 1 位、4 位、8 位、16 位和 32 位端口的組合，所有端口引腳只能提供輸出或輸入，不同方向的信號不能映射到同一端口。端口邏輯可以將引腳驅(qū)動為高電平或低電平，也可以采樣引腳的值，并可選擇等待特定條件。通過專用指令在單個處理器周期內(nèi)訪問端口，xCORE200 的 I/O 引腳還可以用作開漏輸出。數(shù)據(jù)通過包含 SERDES 和傳輸寄存器的 FIFO 在引腳和核心之間傳輸，每個端口還有一個 16 位計數(shù)器，可用于控制數(shù)據(jù)傳輸時間，并提供精確的響應時間控制。

4. 時鐘塊的精準控制

xCORE 設(shè)備包含一組可編程的時鐘塊，用于控制端口的執(zhí)行速率。每個 xCORE 瓷磚有 6 個時鐘塊，第一個時鐘塊提供瓷磚參考時鐘，默認頻率為 100MHz，其余時鐘塊可以設(shè)置為不同的頻率。時鐘塊可以使用 1 位端口作為時鐘源，允許外部應用時鐘驅(qū)動輸入和輸出接口，還可以對 1 位端口的時鐘輸入進行分頻。在許多情況下，I/O 信號伴隨著選通信號，xCORE 端口可以輸入和解釋外部源產(chǎn)生的選通信號，并生成選通信號以伴隨輸出數(shù)據(jù)。復位時，每個端口連接到時鐘塊 0，由 xCORE 瓷磚參考時鐘驅(qū)動。

5. 通道和通道端點的高效通信

邏輯核心通過點對點連接進行通信，這種連接由兩個通道端點形成。通道端點是 xCORE 瓷磚上的資源，由程序分配，每個通道端點具有唯一的系統(tǒng)標識符，包括唯一編號和瓷磚標識符。數(shù)據(jù)通過輸出指令傳輸?shù)酵ǖ蓝它c，另一側(cè)執(zhí)行輸入指令接收數(shù)據(jù)。數(shù)據(jù)可以在通道端點之間同步或異步傳遞，實現(xiàn)了核心之間的高效通信。

6. xCONNECT 開關(guān)和鏈路的可擴展架構(gòu)

XMOS 設(shè)備提供了可擴展的架構(gòu)，多個 xCORE 設(shè)備可以連接在一起形成一個系統(tǒng)。每個 xCORE 設(shè)備都有一個 xCONNECT 互連，為系統(tǒng)中各個 xCORE 瓷磚上運行的所有任務提供通信基礎(chǔ)設(shè)施?；ミB依賴于一組開關(guān)和 XMOS 鏈路，每個 xCORE 設(shè)備有一個片上開關(guān)，可以設(shè)置電路或路由數(shù)據(jù)，開關(guān)之間通過 xConnect 鏈路連接。XMOS 鏈路提供兩個開關(guān)之間的物理連接，開關(guān)的路由算法支持多種拓撲結(jié)構(gòu)，如線性、網(wǎng)狀、樹狀和超立方體。鏈路可以根據(jù)所需帶寬在每方向 2 線或每方向 5 線模式下運行，能夠高效支持電路交換、流式傳輸和分組交換數(shù)據(jù)。

二、豐富的特性與功能

1. 強大的性能指標

XUF212 - 512 - FB236 擁有 12 個實時邏輯核心，分布在 2 個 xCORE 瓷磚上，核心共享高達 1000 MIPS 的處理能力，在雙 issue 模式下可達 2000 MIPS。每個邏輯核心保證吞吐量在瓷磚 MIPS 的 1/5 到 1/6 之間，擁有 16x32 位專用寄存器和 167 條高密度 16/32 位指令，除除法指令外，所有指令都能在單時鐘周期內(nèi)執(zhí)行，還具備 32x32→64 位 MAC 指令，可用于 DSP、算術(shù)和用戶定義的加密功能。

2. 靈活的 I/O 配置

該器件提供 128 個通用 I/O 引腳，可配置為輸入或輸出，支持多種端口組合，如最多 32 個 1 位端口、12 個 4 位端口、8 個 8 位端口、4 個 16 位端口和 2 個 32 位端口，還具備 8 個 xCONNECT 鏈路。端口采樣率相對于外部時鐘可達 60 MHz，64 個通道端點（每個瓷磚 32 個）可用于與其他核心進行片上或片外通信。

3. 充足的內(nèi)存資源

內(nèi)部集成了 512KB 的單周期 SRAM（每個瓷磚最大 256KB）用于代碼和數(shù)據(jù)存儲，16KB 的內(nèi)部 OTP（每個瓷磚最大 8KB）用于應用啟動代碼，以及 2MB 的內(nèi)部閃存用于應用代碼和覆蓋。

4. 豐富的硬件資源

包含 12 個時鐘塊（每個瓷磚 6 個）、20 個定時器（每個瓷磚 10 個）和 8 個鎖（每個瓷磚 4 個），還配備 JTAG 模塊用于片上調(diào)試。

5. 可靠的安全特性

編程鎖可禁用調(diào)試并防止讀取內(nèi)存內(nèi)容，AES 引導加載程序確保外部閃存上的 IP 保密性。

6. 廣泛的工作范圍

環(huán)境溫度范圍為 -40°C 至 85°C，提供不同的速度等級，如 24 級對應 1200 MIPS，20 級對應 1000 MIPS，典型功耗為 570 mA，采用 236 引腳的 FBGA 封裝，間距為 0.5 mm。

三、詳細的引腳配置與信號描述

1. 引腳配置

文檔提供了詳細的引腳配置表，涵蓋了從 A 到 W 行的引腳信息，包括電源引腳、JTAG 引腳、I/O 引腳、系統(tǒng)引腳和 USB 引腳等。每個引腳都有明確的功能和屬性描述，如 PD/PU（弱下拉或上拉電阻）、ST（施密特觸發(fā)器）、IOL/IOT/IOR（不同的 I/O 電源）等。

2. 信號描述

對各種信號和 I/O 引腳進行了詳細說明，明確了不同引腳的功能、類型和屬性。例如，電源引腳包括 GND（數(shù)字接地）、OTP_VCC（OTP 電源）、PLL_AVDD（PLL 模擬電源）等；JTAG 引腳包括 RST_N（全局復位輸入）、TCK（測試時鐘）、TDI（測試數(shù)據(jù)輸入）等；I/O 引腳提供了 128 個，可根據(jù)需求進行靈活配置。

四、實際應用與設(shè)計要點

1. 啟動過程

設(shè)備通過將 RST_N 拉低來保持復位狀態(tài)，復位時所有 GPIO 引腳啟用下拉電阻。處理器必須在 VDDIOL 符合規(guī)格至少 1 ms 后才能解除復位。釋放 RST_N 后，處理器開始內(nèi)部復位過程，15 - 150 μs 后啟動。設(shè)備從嵌入的 QSPI 閃存（IS25LP016D）啟動，啟動映像包含 32 位程序大小、程序和 32 位 CRC 等信息。

2. USB 接口應用

USB PHY 提供高速和全速、設(shè)備、主機和即插即用功能。通過一組外設(shè)寄存器進行配置，數(shù)據(jù)通過數(shù)字節(jié)點上的端口進行通信。使用時，需要注意 USB_VBUS 的連接、外部電阻的使用以及信號路由和布局等問題，以確保 USB 信號的質(zhì)量和穩(wěn)定性。

3. JTAG 調(diào)試

JTAG 模塊可用于加載程序、邊界掃描測試、在線源級調(diào)試和編程 OTP 內(nèi)存。JTAG 鏈結(jié)構(gòu)包含一個 1149.1 兼容的 TAP，可用于 I/O 引腳的邊界掃描，還提供對芯片 TAP 的訪問，用于加載代碼和調(diào)試。使用時，TRST_N 引腳在電源上電后必須低電平保持 100 ns，DEBUG_N 引腳可用于同步多個 xCORE 瓷磚的調(diào)試。

4. 電路板集成要點

在電路板集成方面，需要注意電源供應、接地、時鐘、USB 連接、信號路由和布局等問題。例如，電源供應必須單調(diào)上升，輸入電壓不得超過規(guī)格；PLL_AVDD 供應應與其他嘈雜供應分離，并使用低通濾波器；USB 信號的路由和布局應遵循一定的準則，以確保信號質(zhì)量和 EMI 性能。

五、寄存器配置與訪問

1. 寄存器配置概述

設(shè)備通過寄存器組進行配置，包括處理器狀態(tài)寄存器、xCORE 瓷磚配置寄存器、節(jié)點配置寄存器和模擬外設(shè)寄存器等。不同的寄存器用于控制設(shè)備的各種功能和特性，如時鐘分頻、安全配置、調(diào)試控制等。

2. 寄存器訪問方法

可以通過特定的函數(shù)或通道端點來訪問寄存器。例如，訪問處理器狀態(tài)寄存器可以使用 GETPS 和 SETPS 指令，或者使用 XC 中的 getps(reg) 和 setps(reg, value) 函數(shù)；訪問 xCORE 瓷磚配置寄存器和節(jié)點配置寄存器可以使用 write_tile_config_reg(tileref, ...) 和 read_tile_config_reg(tileref, ...) 等函數(shù)，也可以通過分配通道端點進行通信。

六、總結(jié)與展望

XUF212 - 512 - FB236 多核微控制器憑借其先進的多核架構(gòu)、豐富的特性和強大的功能，為嵌入式系統(tǒng)設(shè)計提供了一個優(yōu)秀的解決方案。在實際應用中，開發(fā)者需要深入理解其架構(gòu)和特性，合理配置寄存器，注意電路板集成的要點，以充分發(fā)揮該器件的性能優(yōu)勢。隨著嵌入式技術(shù)的不斷發(fā)展，相信 XUF212 - 512 - FB236 將在更多領(lǐng)域得到廣泛應用，為推動嵌入式系統(tǒng)的發(fā)展做出貢獻。

你在使用 XUF212 - 512 - FB236 過程中遇到過哪些問題？或者你對它的應用有什么獨特的見解？歡迎在評論區(qū)分享交流。