文章來源：半導(dǎo)體與物理

原文作者：jjfly686

在功率半導(dǎo)體領(lǐng)域，垂直雙擴散金屬氧化物半導(dǎo)體場效應(yīng)晶體管(VDMOS)憑借其高耐壓、低導(dǎo)通電阻和快速開關(guān)特性，成為中高壓功率轉(zhuǎn)換的核心器件。與橫向DMOS不同，VDMOS將源漏電流的方向從表面水平流動轉(zhuǎn)變?yōu)榇怪贝┻^硅片，從根本上解除了耐壓能力與芯片面積的強耦合關(guān)系。

一、垂直結(jié)構(gòu)與耐壓機理

VDMOS的典型縱向結(jié)構(gòu)自下而上依次為：重摻雜N+襯底(作為漏極)、輕摻雜N-外延層(漂移區(qū))、P體區(qū)(通過注入和推阱形成)、N+源區(qū)以及位于P體區(qū)表面的柵氧化層與多晶硅柵極。當(dāng)柵壓超過閾值電壓時，P體區(qū)表面反型形成橫向溝道，電子從源極出發(fā)，先橫向通過溝道，再垂直向下經(jīng)過N-漂移區(qū)，最終被漏極收集。

器件的擊穿電壓主要由N-漂移區(qū)的厚度和摻雜濃度決定。為實現(xiàn)高耐壓(例如600V)，漂移區(qū)需要做得較厚(約30~50μm)且摻雜極低(約101?~101? cm?3)。這種“厚而輕”的漂移區(qū)在反向偏置時能完全耗盡，均勻承受電場。然而，低摻雜的漂移區(qū)會帶來較高的導(dǎo)通電阻，這正是硅基功率器件面臨的“導(dǎo)通電阻-耐壓矛盾”。

二、導(dǎo)通電阻的構(gòu)成與溝槽技術(shù)

VDMOS的總導(dǎo)通電阻由幾部分組成：溝道電阻、漂移區(qū)電阻、襯底電阻及接觸電阻。其中，在高壓器件中，漂移區(qū)電阻占主導(dǎo)地位。為了降低漂移區(qū)電阻，同時不犧牲耐壓，工程師開發(fā)了溝槽VDMOS。通過深刻蝕形成垂直溝槽，將柵極埋入槽內(nèi)，使溝道從橫向變?yōu)榭v向，消除了平面VDMOS中的JFET區(qū)電阻，并大幅提高單元密度(每個晶圓面積可集成更多溝道)。溝槽VDMOS的單元間距從平面的數(shù)微米縮小到亞微米級別，顯著降低了比導(dǎo)通電阻。

三、超結(jié)技術(shù)：打破硅極限

傳統(tǒng)VDMOS的比導(dǎo)通電阻Ron,sp正比于BV2.5(硅極限)，這意味著耐壓每增加一倍，導(dǎo)通電阻將增加近6倍。超結(jié)(Super Junction)技術(shù)的出現(xiàn)顛覆了這一規(guī)律。超結(jié)VDMOS在漂移區(qū)中交替制作緊密排列的P柱和N柱，使器件在阻斷狀態(tài)時，P柱和N柱相互耗盡，形成近乎理想的橫向電場分布。這允許漂移區(qū)摻雜濃度大幅提升(約一個數(shù)量級)，從而將Ron,sp與BV的關(guān)系改善到接近線性(Ron,sp ∝ BV1.3)。實現(xiàn)超結(jié)的關(guān)鍵工藝是多層外延與注入、或深溝槽刻蝕與填充，對電荷平衡精度要求極高。任何摻雜濃度的微小失配都會導(dǎo)致?lián)舸╇妷簢乐叵陆怠?/p>

四、關(guān)鍵工藝參數(shù)對電性的影響

VDMOS的制造涉及眾多關(guān)鍵工藝。首先，閾值電壓由柵氧化層厚度、P體區(qū)峰值摻雜濃度以及柵極材料功函數(shù)決定。為獲得合適的Vth(通常2~4V)，P體區(qū)注入劑量需嚴格控制，退火條件影響雜質(zhì)再分布。其次，溝道長度不是由光刻直接定義，而是靠P體區(qū)與N+源區(qū)的橫向擴散差形成，典型長度約0.5~1.0μm，這對熱預(yù)算的控制要求極高。再次，漂移區(qū)電阻率與擊穿電壓成反比，外延層厚度和摻雜濃度的均勻性直接影響整片晶圓的耐壓良率。最后，溝槽刻蝕的深度、側(cè)壁角度和底部形貌決定了積累層電阻及柵漏電容，需要精確調(diào)控刻蝕氣體配比與偏壓。

五、SiC等寬禁帶材料的挑戰(zhàn)

硅VDMOS在耐壓超過900V后，漂移區(qū)電阻急劇上升，導(dǎo)致器件性能大幅下降。碳化硅具有10倍于硅的臨界擊穿電場，因此被廣泛用于1200V以上的功率器件。SiC VDMOS(或SiC MOSFET)可以在極薄的漂移區(qū)(約10μm)內(nèi)實現(xiàn)1700V耐壓，且導(dǎo)通電阻遠低于硅器件。然而，SiC工藝面臨諸多挑戰(zhàn)：柵氧化層界面質(zhì)量差導(dǎo)致溝道遷移率低(需采用高溫退火或后氧化氮化來修復(fù));P體區(qū)注入激活溫度高達1600℃以上，對掩模和高溫爐要求苛刻;溝槽刻蝕需要高密度等離子體設(shè)備和特殊氣體化學(xué)。目前，平面柵SiC MOSFET已商業(yè)化，溝槽柵SiC MOSFET則面臨溝槽拐角電場集中問題，需要更精細的終端設(shè)計。

六、發(fā)展趨勢

未來，VDMOS的技術(shù)路線將分化：在600V以下消費電子領(lǐng)域，溝槽硅VDMOS和超結(jié)VDMOS繼續(xù)優(yōu)化成本與性能;在1200V以上的電動汽車、光伏逆變器領(lǐng)域，SiC MOSFET快速滲透;而在600-900V重疊區(qū)間，超結(jié)硅VDMOS與SiC MOSFET將激烈競爭。同時，新材料如GaN也以橫向HEMT結(jié)構(gòu)在650V附近與VDMOS形成互補。結(jié)構(gòu)創(chuàng)新上，集成肖特基二極管的VDMOS(FREDFET)和采用多外延層的超結(jié)設(shè)計仍在不斷涌現(xiàn)，力求將硅基功率器件的潛力推向極限。VDMOS及其衍生物，正與寬禁帶半導(dǎo)體一同，服務(wù)于更高效的電能變換世界。