探索DS4550：I2C與JTAG接口的9位非易失性I/O擴(kuò)展器

一、引言

在電子設(shè)計(jì)領(lǐng)域，對于I/O擴(kuò)展和非易失性存儲的需求日益增長。DS4550作為一款具備I2C和JTAG接口的9位非易失性I/O擴(kuò)展器，同時(shí)還帶有64字節(jié)的非易失性用戶存儲器，為工程師們提供了一種靈活且強(qiáng)大的解決方案。今天，我們就來深入了解這款芯片的特性、應(yīng)用及使用方法。

文件下載：DS4550.pdf

二、DS4550的概述

2.1 基本功能

DS4550具有9個雙向、非易失性的輸入/輸出（I/O）引腳，以及64字節(jié)的EEPROM用戶存儲器。這些I/O引腳和用戶存儲器既可以通過I2C兼容的串行總線訪問，也能通過JTAG接口進(jìn)行操作。它為硬件跳線和機(jī)械開關(guān)提供了數(shù)字化可編程的替代方案，每個I/O引腳都能獨(dú)立配置，輸出為開漏形式且?guī)в锌蛇x上拉電阻。

2.2 應(yīng)用場景

• RAM-Based FPGA Bank Switching for Multiple Profiles：用于多配置文件的基于RAM的FPGA銀行切換。
• Selecting Between Boot Flash：在啟動閃存之間進(jìn)行選擇。
• Setting ASIC Configurations/Profiles Servers：設(shè)置ASIC配置/配置文件服務(wù)器。
• Network Storage Routers：網(wǎng)絡(luò)存儲路由器。
• Telecom Equipment：電信設(shè)備。
• PC Peripherals：PC外設(shè)。

三、關(guān)鍵特性

3.1 可編程替代方案

DS4550可替代機(jī)械跳線和開關(guān)，提供更靈活的數(shù)字控制方式。

3.2 非易失性I/O和存儲器

• 9個非易失性輸入/輸出引腳，確保設(shè)備在掉電后能保持設(shè)定狀態(tài)。
• 64字節(jié)的非易失性用戶存儲器（EEPROM），可存儲重要數(shù)據(jù)。

  3.3 接口兼容性

  支持I2C兼容的串行接口和JTAG接口，方便與不同的系統(tǒng)進(jìn)行通信。

  3.4 多設(shè)備連接

  在同一I2C總線上最多可進(jìn)行8個設(shè)備的多節(jié)點(diǎn)連接。

  3.5 電氣特性

• 開漏輸出，帶有可配置的上拉電阻。
• 輸出能夠吸收高達(dá)16mA的電流。
• 低功耗設(shè)計(jì)，寬工作電壓范圍（2.7V - 5.5V）和工作溫度范圍（-40°C - +85°C）。

四、電氣參數(shù)

4.1 絕對最大額定值

• (VCC)、SDA和SCL引腳相對于地的電壓范圍為 -0.5V 至 +6.0V。
• A0、A1、A2、TCK、TMS、TDI和I/O_n [n = 0 to 8]引腳相對于地的電壓范圍為 -0.5V 至 (VCC + 0.5V)，但不超過 +6.0V。
• 工作溫度范圍為 -40°C 至 +85°C，EEPROM編程溫度范圍為 0°C 至 +70°C，存儲溫度范圍為 -55°C 至 +125°C。

4.2 推薦直流工作條件

• 電源電壓 (VCC) 范圍為 +2.7V 至 +5.5V。
• 輸入邏輯1的電壓 (VIH) 為 0.7 x (VCC)，輸入邏輯0的電壓 (VIL) 為 -0.3V 至 0.3 x (VCC)。

4.3 直流電氣特性

4.4 交流電氣特性

4.4.1 I2C接口

4.4.2 JTAG接口

五、引腳描述

六、內(nèi)存映射和類型

DS4550的內(nèi)存分為三種類型：EEPROM、SRAM-shadowed EEPROM和SRAM。

6.1 EEPROM

地址范圍為 00h 至 3Fh，是64字節(jié)的通用用戶EEPROM，寫入這些位置會觸發(fā)EEPROM寫入周期。

6.2 SRAM-shadowed EEPROM

地址范圍為 E8h 至 EFh、F0h、F1h、F2h、F3h、F4h，可通過配置寄存器中的SEE位設(shè)置為兩種模式。當(dāng) (SEE = 0) 時(shí)，像EEPROM一樣工作；當(dāng) (SEE = 1) 時(shí)，寫入影子SRAM，避免了EEPROM寫入時(shí)間和磨損問題。

6.3 SRAM

地址范圍為 F8h、F9h、FAh 至 FFh，包括I/O狀態(tài)寄存器和6字節(jié)的通用SRAM。

七、I2C和JTAG操作

7.1 I2C操作

7.1.1 基本概念

• 主設(shè)備：控制總線上的從設(shè)備，生成SCL時(shí)鐘脈沖、起始和停止條件。
• 從設(shè)備：根據(jù)主設(shè)備的請求發(fā)送和接收數(shù)據(jù)。
• 總線空閑：SDA和SCL都處于高電平的時(shí)間段。
• 起始條件：主設(shè)備在SCL為高電平時(shí)將SDA從高電平拉低。
• 停止條件：主設(shè)備在SCL為高電平時(shí)將SDA從低電平拉高。
• 重復(fù)起始條件：用于在一次數(shù)據(jù)傳輸結(jié)束后立即開始新的數(shù)據(jù)傳輸。
• 位寫入：SDA在SCL低電平時(shí)進(jìn)行轉(zhuǎn)換，數(shù)據(jù)在SCL高電平期間保持有效。
• 位讀取：主設(shè)備在讀取位之前需要釋放SDA總線。
• 確認(rèn)（ACK和NACK）：數(shù)據(jù)傳輸?shù)牡?位用于確認(rèn)，0表示ACK，1表示NACK。

7.1.2 通信方式

• 單字節(jié)寫入：主設(shè)備生成起始條件，寫入從地址字節(jié)（ (R / bar{W}=0) ）、內(nèi)存地址、數(shù)據(jù)字節(jié)，最后生成停止條件。
• 多字節(jié)寫入：主設(shè)備生成起始條件，寫入從地址字節(jié)（ (R / bar{W}=0) ）、內(nèi)存地址，最多寫入8個數(shù)據(jù)字節(jié)，最后生成停止條件。
• 單字節(jié)讀取：主設(shè)備生成起始條件，寫入從地址字節(jié)（ (R / bar{W}=1) ），讀取數(shù)據(jù)字節(jié)并發(fā)送NACK，最后生成停止條件。
• 多字節(jié)讀取：主設(shè)備在讀取每個字節(jié)后發(fā)送ACK，直到讀取最后一個字節(jié)時(shí)發(fā)送NACK，然后生成停止條件。

7.2 JTAG操作

DS4550的JTAG端口包含測試訪問端口（TAP）控制器狀態(tài)機(jī)。TAP控制器是一個有限狀態(tài)機(jī)，根據(jù)TCK上升沿時(shí)TMS的邏輯電平進(jìn)行狀態(tài)轉(zhuǎn)換。

7.2.1 指令寄存器

指令寄存器包含一個4位的移位寄存器和鎖存并行輸出。DS4550支持多種指令，如SAMPLE/PRELOAD、BYPASS、EXTEST等，每種指令有對應(yīng)的操作和功能。

7.2.2 測試數(shù)據(jù)寄存器

• 旁路寄存器：1位移位寄存器，用于BYPASS、CLAMP和HIGHZ指令。
• 邊界掃描寄存器：33位寄存器，包含移位寄存器路徑和鎖存并行輸出。
• 識別寄存器：32位寄存器，用于IDCODE指令。
• 內(nèi)存地址寄存器：8位寄存器，用于存儲要讀寫的內(nèi)存地址。
• 內(nèi)存讀取寄存器：8位只讀寄存器，用于讀取內(nèi)存數(shù)據(jù)。
• 內(nèi)存寫入寄存器：8位只寫寄存器，用于寫入內(nèi)存數(shù)據(jù)。

八、應(yīng)用注意事項(xiàng)

8.1 電源去耦

為了獲得最佳性能，建議在IC電源引腳使用去耦電容，典型值為0.01uF和0.1uF，使用高質(zhì)量的陶瓷表面貼裝電容，并盡可能靠近IC的 (VCC) 和GND引腳安裝，以減少引線電感。

8.2 EEPROM寫入

使用I2C或JTAG接口進(jìn)行EEPROM寫入時(shí)，即使只修改一頁中的一個字節(jié)，DS4550也會寫入整個EEPROM內(nèi)存頁。在寫入EEPROM后，需要等待EEPROM寫入時(shí)間（ (t_{WR}) ），可以通過確認(rèn)輪詢的方式在設(shè)備準(zhǔn)備好后繼續(xù)通信。

九、總結(jié)

DS4550作為一款功能強(qiáng)大的I/O擴(kuò)展器，提供了I2C和JTAG兩種接口，具有非易失性I/O和64字節(jié)的用戶存儲器，適用于多種應(yīng)用場景。通過深入了解其電氣參數(shù)、引腳功能、內(nèi)存映射和操作方式，工程師們可以更好地利用這款芯片進(jìn)行電子設(shè)計(jì)。你在使用DS4550的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。