PI7C9X7954：PCI Express 四通道 UART 的詳細(xì)剖析

在電子設(shè)計領(lǐng)域，高效、穩(wěn)定且功能豐富的接口芯片至關(guān)重要。PI7C9X7954 作為一款 PCI Express 四通道 UART（通用異步收發(fā)器）I/O 橋接器，憑借其卓越的性能和廣泛的應(yīng)用場景，成為眾多工程師的理想選擇。今天，我們就來深入探討這款芯片的特性、功能及應(yīng)用。

文件下載：PI7C9X7954AEVB.pdf

一、特性亮點

接口與兼容性

• PCI Express 接口：支持 x1 PCI Express 鏈路主機(jī)接口，完全符合 PCI Express Base Specification 1.1、PCI Express CEM Specification 1.1 以及 PCI Power Management 1.2 規(guī)范，提供高達(dá) 2.5 Gbps 的帶寬，確保數(shù)據(jù)的高速穩(wěn)定傳輸。
• UART 兼容性：集成四個高性能 950 級 UART，與 16C550 軟件完全兼容，為開發(fā)者提供了熟悉且便捷的編程環(huán)境。

數(shù)據(jù)處理能力

• FIFO 設(shè)計：每個 UART 通道配備 128 字節(jié)的發(fā)送和接收 FIFO，有效減少 CPU 利用率，顯著提高數(shù)據(jù)吞吐量。
• 波特率與數(shù)據(jù)幀：異步模式下波特率最高可達(dá) 15 Mbps，支持 5、6、7、8 和 9 位的數(shù)據(jù)幀大小，滿足不同應(yīng)用場景的需求。

流控制與中斷機(jī)制

• 自動流控制：支持自動帶內(nèi)流控制（使用可編程 Xon/Xoff）和帶外流控制（使用 CTS#/RTS# 和/或 DSR#/DTR#），有效防止數(shù)據(jù)溢出，確保數(shù)據(jù)傳輸?shù)目煽啃浴?/li>
• 靈活的中斷觸發(fā)：接收器和發(fā)送器 FIFO 中斷具有任意觸發(fā)級別，結(jié)合全局中斷狀態(tài)和可讀 FIFO 級別，方便實現(xiàn)高效的設(shè)備驅(qū)動。

其他特性

• 時鐘預(yù)分頻器：提供 4 到 46 的靈活時鐘預(yù)分頻器，可根據(jù)實際需求調(diào)整時鐘頻率。
• 硬件配置：通過與 Microwire 兼容的 EEPROM 實現(xiàn)硬件重新配置，部分寄存器可通過硬件引腳設(shè)置進(jìn)行預(yù)編程，方便系統(tǒng)初始化。
• 電源管理：支持 D0、D1、D2 和 D3 電源狀態(tài)，符合 PCI 電源管理規(guī)范，典型功耗僅為 0.8 W。
• 工作溫度范圍：工業(yè)溫度范圍為 -40°C 至 85°C，適用于各種惡劣的工業(yè)環(huán)境。
• 環(huán)保封裝：采用 128 引腳 LQFP 封裝，無鉛且 100% 環(huán)保。

二、應(yīng)用場景

PI7C9X7954 的多功能性使其廣泛應(yīng)用于多個領(lǐng)域，包括但不限于：

• 遠(yuǎn)程訪問服務(wù)器：為服務(wù)器提供穩(wěn)定的串口通信接口，實現(xiàn)遠(yuǎn)程設(shè)備的監(jiān)控和管理。
• 網(wǎng)絡(luò)/存儲管理：用于網(wǎng)絡(luò)設(shè)備和存儲系統(tǒng)的配置和監(jiān)控，確保系統(tǒng)的穩(wěn)定運(yùn)行。
• 工廠自動化和過程控制：在工業(yè)自動化生產(chǎn)線上，實現(xiàn)設(shè)備之間的通信和數(shù)據(jù)傳輸。
• 儀器儀表：為各類儀器儀表提供高精度的串口通信功能，滿足數(shù)據(jù)采集和控制的需求。
• 多端口 RS - 232/RS - 422/RS - 485 卡：作為多端口串口卡的核心芯片，提供多個串口通道，擴(kuò)展設(shè)備的通信能力。
• 銷售點系統(tǒng)（PoS）：在商業(yè)銷售終端中，實現(xiàn)與各種外設(shè)的通信，如打印機(jī)、掃碼槍等。
• 工業(yè) PC（IPC）：為工業(yè)計算機(jī)提供可靠的串口通信接口，滿足工業(yè)控制和數(shù)據(jù)采集的需求。
• 工業(yè)控制：在工業(yè)控制系統(tǒng)中，實現(xiàn)設(shè)備之間的通信和控制，確保生產(chǎn)過程的自動化和智能化。
• 游戲機(jī)：為游戲機(jī)提供穩(wěn)定的串口通信，實現(xiàn)與外部設(shè)備的交互。
• 樓宇自動化：在智能建筑中，實現(xiàn)設(shè)備之間的通信和控制，提高建筑的智能化水平。
• 嵌入式系統(tǒng)：作為嵌入式系統(tǒng)的重要組成部分，為系統(tǒng)提供串口通信功能，實現(xiàn)數(shù)據(jù)的傳輸和處理。

三、引腳分配與功能

引腳列表

引腳功能描述

• UART 接口：包括 SOUT[3:0]（UART 串行數(shù)據(jù)輸出）、SIN[3:0]（UART 串行數(shù)據(jù)輸入）、DCD[3:0]（調(diào)制解調(diào)器數(shù)據(jù)載波檢測輸入）、DTR[3:0]（調(diào)制解調(diào)器數(shù)據(jù)終端就緒輸出）、RTS[3:0]（調(diào)制解調(diào)器請求發(fā)送輸出）、CTS[3:0]（調(diào)制解調(diào)器清除發(fā)送輸入）、DSR[3:0]（調(diào)制解調(diào)器數(shù)據(jù)集就緒輸入）、RI[3:0]（調(diào)制解調(diào)器振鈴指示輸入）、XTLO（晶體振蕩器輸出）和 XTLI（晶體振蕩器輸入或外部時鐘引腳）等引腳，實現(xiàn) UART 數(shù)據(jù)的收發(fā)和控制。
• PCI Express 接口：TXP、TXN（PCI Express 串行輸出信號）、RXP、RXN（PCI Express 串行輸入信號）、CLKINP、CLKINN（參考輸入時鐘）和 RREF（參考電阻）等引腳，確保 PCI Express 接口的高速數(shù)據(jù)傳輸和穩(wěn)定工作。
• 系統(tǒng)接口：PEREST_L（系統(tǒng)復(fù)位輸入）、GPIO[7:0]（通用雙向信號）和 WAKEUP_L（喚醒信號）等引腳，用于系統(tǒng)的復(fù)位、配置和喚醒功能。
• 測試信號：JTG_TDI（測試數(shù)據(jù)輸入）、JTG_TDO（測試數(shù)據(jù)輸出）、JTG_TMS（測試模式選擇）、JTG_TCK（測試時鐘）、JTG_TRST_L（測試復(fù)位）和 SCAN_EN（掃描測試使能）等引腳，方便進(jìn)行芯片的測試和調(diào)試。
• EEPROM 接口：SR_CS（EEPROM 芯片選擇）、SR_DO（EEPROM 數(shù)據(jù)輸出）、SR_DI（EEPROM 數(shù)據(jù)輸入）和 SR_CLK_O（EEPROM 時鐘輸出）等引腳，實現(xiàn)與 EEPROM 的通信和數(shù)據(jù)存儲。
• 電源引腳：VDDC（1.8 V 數(shù)字核心電源引腳）、VDDA（1.8 V 模擬核心電源引腳）、VDDR（3.3 V 數(shù)字 I/O 電源引腳）、VDDCAUX（1.8 V 輔助電源引腳）、VTT（1.8 V 終端電壓）和 VSS（接地引腳）等引腳，為芯片提供穩(wěn)定的電源供應(yīng)。

四、功能描述

配置空間

PI7C9X7954 具有兩組寄存器，分別用于 PCI Express 配置空間和 UART 配置空間，實現(xiàn)各種配置和狀態(tài)監(jiān)控功能。

• PCI Express 配置空間：作為 PCI Express 端點，映射到配置空間作為單個邏輯設(shè)備。支持 PCI 兼容的配置空間，前 256 字節(jié)與 PCI 3.0 兼容，其余 4096 字節(jié)為 PCI Express 配置空間，可通過不同的訪問方式進(jìn)行操作。
• UART 配置空間：通過 UART 寄存器，用戶可以控制和監(jiān)控 UART 的各種功能，如 FIFOs、中斷狀態(tài)、線路狀態(tài)、調(diào)制解調(diào)器狀態(tài)和采樣時鐘等。每個 UART 通道通過 8 字節(jié)的 I/O 塊進(jìn)行訪問，地址由 PCI Express 配置空間中的基地址寄存器（BAR）確定。

設(shè)備操作

• 配置訪問：支持 PCI Express Base 1.1 規(guī)范中定義的類型 0 配置讀寫訪問。
• I/O 讀寫：PCI Express 接口對傳入的事務(wù)數(shù)據(jù)包進(jìn)行解碼，若地址在 I/O 基地址寄存器分配的區(qū)域內(nèi)，則識別為 I/O 讀寫操作。
• 內(nèi)存讀寫：與 I/O 讀寫類似，若事務(wù)數(shù)據(jù)包的地址在內(nèi)存范圍內(nèi)，則進(jìn)行內(nèi)存讀寫操作。

模式選擇

發(fā)送和接收 FIFOs

每個 UART 通道的發(fā)送和接收 FIFO 均為 128 字節(jié)，分別由發(fā)送保持寄存器（THR）和接收保持寄存器（RHR）組成。FIFOs 為數(shù)據(jù)提供存儲空間，在數(shù)據(jù)傳輸或處理前進(jìn)行緩沖。發(fā)送器從 THR 讀取數(shù)據(jù)并轉(zhuǎn)換為串行格式進(jìn)行發(fā)送，接收器將接收到的數(shù)據(jù)寫入 RHR。通過讀取線路狀態(tài)寄存器（LSR）中的標(biāo)志位，可以確定 THR 和 RHR 的空滿狀態(tài)。此外，用戶還可以使用接收 FIFO 數(shù)據(jù)計數(shù)器（RFDC）和發(fā)送 FIFO 數(shù)據(jù)計數(shù)器（TFDC）寄存器來確定每個 FIFO 中的數(shù)據(jù)項數(shù)量。

自動流控制

• 帶內(nèi)流控制：通過特殊字符檢測實現(xiàn)自動帶內(nèi)流控制，當(dāng)檢測到 XOFF 條件時，UART 發(fā)送器在當(dāng)前字符傳輸完成后暫停數(shù)據(jù)傳輸；當(dāng)檢測到 XON 條件時，發(fā)送器恢復(fù)數(shù)據(jù)傳輸。帶內(nèi)流控制由增強(qiáng)功能寄存器（EFR）的相應(yīng)位進(jìn)行控制。
• 帶外流控制：利用 RTS# 和 CTS# 引腳實現(xiàn)帶外流控制，當(dāng) CTS# 引腳被置位時，UART 發(fā)送器完成當(dāng)前字符傳輸后進(jìn)入空閑模式，直到 CTS# 引腳被復(fù)位；當(dāng)本地接收 FIFO 達(dá)到或低于編程的閾值時，RTS# 引腳被置位或復(fù)位。帶外流控制由 EFR 的相應(yīng)位進(jìn)行控制。

內(nèi)部回環(huán)

通過將調(diào)制解調(diào)器控制寄存器（MCR）的第 4 位（MCR[4]）設(shè)置為 1，可以啟用 UART 的內(nèi)部回環(huán)功能。啟用該功能后，發(fā)送移位寄存器的輸出數(shù)據(jù)將回環(huán)到接收移位寄存器的輸入，方便用戶進(jìn)行系統(tǒng)診斷。

晶體振蕩器

PI7C9X7954 可以使用晶體振蕩器或外部時鐘源為波特率發(fā)生器提供系統(tǒng)時鐘。當(dāng)使用晶體振蕩器時，XTLI 為輸入，XTLO 為輸出，晶體應(yīng)與兩個電容器并聯(lián)連接；當(dāng)使用外部時鐘源時，時鐘信號應(yīng)連接到 XTLI 引腳，并在 XTLO 引腳連接一個 2K 上拉電阻。

波特率生成

內(nèi)置的波特率發(fā)生器（BRG）允許廣泛的輸入頻率和靈活的波特率生成。用戶可以通過設(shè)置采樣時鐘寄存器（SCR）、除數(shù)鎖存低寄存器（DLL）、除數(shù)鎖存高寄存器（DLH）和時鐘預(yù)分頻寄存器（CPRM 和 CPRN）來獲得所需的波特率。波特率的計算公式為： [BaudRate =frac{ InputFrequency }{ Divisor Prescaler }] 其中，Divisor = DLL + (256 DLH)，Prescaler = (k SampleClock) (M + N)，SampleClock 的取值范圍為 4 到 16，M 和 N 的取值范圍分別為 01h 到 02h 和 0h 到 7h。為確保波特率發(fā)生器的正常運(yùn)行，用戶應(yīng)避免將采樣時鐘、除數(shù)和預(yù)分頻器的值設(shè)置為 0。

電源管理

PI7C9X7954 支持 D