ADF4360 - 6：集成式整數(shù) - N 合成器與壓控振蕩器的深度解析

一、引言

在電子設(shè)計領(lǐng)域，對于高性能的頻率合成器和壓控振蕩器（VCO）的需求日益增長。ADF4360 - 6 作為一款完全集成的整數(shù) - N 合成器和 VCO，在無線通信、測試設(shè)備等眾多領(lǐng)域展現(xiàn)出了卓越的性能。本文將深入剖析 ADF4360 - 6 的特性、電路結(jié)構(gòu)、應(yīng)用場景以及設(shè)計要點，為電子工程師們提供全面的參考。

文件下載：ADF4360-6BCPZ.pdf

二、ADF4360 - 6 概述

2.1 關(guān)鍵特性

ADF4360 - 6 具有一系列令人矚目的特性，使其在同類產(chǎn)品中脫穎而出。其輸出頻率范圍為 1050 MHz 至 1250 MHz，還提供了 2 分頻輸出選項，能輸出 525 MHz 至 625 MHz 的 RF 信號。工作電源范圍為 3.0 V 至 3.6 V，具備 1.8 V 邏輯兼容性，采用整數(shù) - N 合成器架構(gòu)，擁有可編程的雙模數(shù)預(yù)分頻器（8/9、16/17、32/33），可靈活調(diào)整輸出功率水平，通過 3 線串行接口進行控制，具備模擬和數(shù)字鎖定檢測功能，以及硬件和軟件掉電模式，有效降低功耗。

2.2 應(yīng)用領(lǐng)域

該器件廣泛應(yīng)用于無線手持設(shè)備（如 DECT、GSM、PCS、DCS、WCDMA）、測試設(shè)備、無線局域網(wǎng)和 CATV 設(shè)備等領(lǐng)域，滿足了不同場景下對頻率合成的需求。

三、技術(shù)規(guī)格詳解

3.1 電氣參數(shù)

在電氣參數(shù)方面，ADF4360 - 6 的參考輸入頻率范圍為 10/250 MHz，輸入靈敏度為 0.7/AVDD Vp - p，輸入電容最大為 0 至 AVDD V，輸入電流最大為 5.0 ± 100 μA。相位檢測器的最大頻率為 8 MHz，電荷泵的電流參數(shù)在不同條件下有明確規(guī)定，如 ICP 高值為 2.5 mA 典型值，低值為 0.312 mA 典型值等。VCO 的輸出頻率范圍為 1050/1250 MHz，靈敏度為 32 MHz/V 典型值，鎖定時間為 400 μs 典型值等。

3.2 噪聲特性

噪聲特性是衡量頻率合成器性能的重要指標。ADF4360 - 6 的 VCO 相位噪聲在不同偏移頻率下表現(xiàn)出色，例如在 100 kHz 偏移時為 - 110 dBc/Hz 典型值，在 1 MHz 偏移時為 - 132 dBc/Hz 典型值等。合成器相位噪聲地板在不同 PFD 頻率下也有相應(yīng)的典型值，如在 25 kHz PFD 頻率時為 - 172 dBc/Hz 典型值。

3.3 時序特性

ADF4360 - 6 的時序特性包括 LE 建立時間最小為 20 ns，DATA 到 CLOCK 建立時間最小為 10 ns 等，這些參數(shù)對于確保器件的正常工作至關(guān)重要。

3.4 絕對最大額定值

在使用過程中，需要注意其絕對最大額定值，如 AVDD 到 GND 的電壓范圍為 - 0.3 V 至 + 3.9 V，最大結(jié)溫為 150°C 等。超出這些額定值可能會導(dǎo)致器件永久性損壞。

四、電路結(jié)構(gòu)分析

4.1 參考輸入部分

參考輸入階段通過開關(guān)控制確保在掉電時 REFIN 引腳無負載。SW1 和 SW2 通常為閉合狀態(tài)，SW3 通常為斷開狀態(tài)，掉電時 SW3 閉合，SW1 和 SW2 斷開。

4.2 預(yù)分頻器（P/P + 1）

雙模數(shù)預(yù)分頻器（P/P + 1）與 A 和 B 計數(shù)器配合，實現(xiàn)大分頻比 N（N = BP + A）。預(yù)分頻器工作在 CML 電平，可將 VCO 時鐘分頻至適合 CMOS A 和 B 計數(shù)器的頻率，且可編程設(shè)置為 8/9、16/17 或 32/33。

4.3 A 和 B 計數(shù)器

A 和 B 計數(shù)器與雙模數(shù)預(yù)分頻器結(jié)合，在 PLL 反饋計數(shù)器中實現(xiàn)寬范圍的分頻比。計數(shù)器在預(yù)分頻器輸出為 300 MHz 或更低時正常工作，VCO 頻率為 2.5 GHz 時，預(yù)分頻器值為 16/17 是有效的，而 8/9 則無效。通過脈沖吞咽功能，可生成間隔僅為參考頻率除以 R 的輸出頻率，VCO 頻率方程為 (f{VCO}=((P × B)+A) × f{REFIN } / R)。

4.4 R 計數(shù)器

14 位 R 計數(shù)器可將輸入?yún)⒖碱l率分頻，為相位頻率檢測器（PFD）提供參考時鐘，分頻比范圍為 1 至 16383。

4.5 PFD 和電荷泵

PFD 接收 R 計數(shù)器和 N 計數(shù)器（N = BP + A）的輸入，輸出與它們之間的相位和頻率差成正比。PFD 包含可編程延遲元件，控制反沖脈沖寬度，減少相位噪聲和參考雜散。

4.6 MUXOUT 和鎖定檢測

MUXOUT 輸出多路復(fù)用器允許用戶訪問芯片內(nèi)部的不同點，其狀態(tài)由功能鎖存器中的 M3、M2 和 M1 控制。鎖定檢測有數(shù)字和模擬兩種類型，數(shù)字鎖定檢測在特定相位誤差條件下置高，模擬鎖定檢測在檢測到鎖定時輸出高電平并伴有窄的低脈沖。

4.7 輸入移位寄存器

數(shù)字部分包含 24 位輸入移位寄存器、14 位 R 計數(shù)器和 18 位 N 計數(shù)器（由 5 位 A 計數(shù)器和 13 位 B 計數(shù)器組成）。數(shù)據(jù)在 CLK 上升沿時鐘進入 24 位移位寄存器，在 LE 上升沿轉(zhuǎn)移到四個鎖存器之一，目標鎖存器由移位寄存器中的兩個控制位（C2，C1）決定。

4.8 VCO

VCO 核心采用八個重疊頻段，以覆蓋寬頻率范圍，同時避免大的 VCO 靈敏度和由此導(dǎo)致的相位噪聲和雜散性能下降。正確的頻段由帶選擇邏輯在電源啟動或 N 計數(shù)器鎖存器更新時自動選擇，啟動時需遵循正確的寫入順序：R 計數(shù)器鎖存器、控制鎖存器、N 計數(shù)器鎖存器。VCO 核心的工作電流可編程為 5 mA、10 mA、15 mA 和 20 mA。

4.9 輸出級

RFOUTA 和 RFOUTB 引腳連接到由 VCO 緩沖輸出驅(qū)動的 NPN 差分對的集電極。通過控制鎖存器中的 PL1 和 PL2 位，可對差分對的尾電流進行編程，設(shè)置四個電流級別，對應(yīng)不同的輸出功率水平。此外，RF 輸出級的電源電流在器件通過數(shù)字鎖定檢測電路實現(xiàn)鎖定之前會關(guān)閉，由控制鎖存器中的靜音直到鎖定檢測（MTLD）位啟用。

五、鎖存器結(jié)構(gòu)

ADF4360 - 6 有三個片上鎖存器：控制鎖存器、N 計數(shù)器鎖存器和 R 計數(shù)器鎖存器。每個鎖存器的輸入數(shù)據(jù)格式和功能各不相同，控制鎖存器用于設(shè)置預(yù)分頻器值、電源掉電模式、電荷泵電流等；N 計數(shù)器鎖存器用于設(shè)置 A 和 B 計數(shù)器的分頻比、電荷泵增益等；R 計數(shù)器鎖存器用于設(shè)置 R 計數(shù)器的分頻比、反沖脈沖寬度等。

六、電源啟動和掉電

6.1 電源啟動順序

電源啟動后，ADF4360 - 6 的正確編程順序為：R 計數(shù)器鎖存器、控制鎖存器、N 計數(shù)器鎖存器。初始電源啟動時，在編程控制鎖存器和 N 計數(shù)器鎖存器之間需要一個間隔，以確保 VCO 的偏置電流穩(wěn)定。該間隔受 (C_{N}) 引腳電容值的影響，推薦電容值為 10 μF 時，間隔需 ≥ 5 ms。

6.2 硬件和軟件掉電

通過硬件（CE 引腳）或軟件（控制鎖存器）進行掉電操作后，如果 N 計數(shù)器寄存器在掉電期間未改變，器件可在正確的頻率上鎖定，鎖定時間取決于 (C_{N}) 引腳的電容值。如果 N 計數(shù)器值在掉電期間更新，電源啟動后需遵循正確的編程順序，并設(shè)置所需的間隔。

七、應(yīng)用案例

7.1 直接轉(zhuǎn)換調(diào)制器

在直接轉(zhuǎn)換調(diào)制器應(yīng)用中，ADF4360 - 6 作為本地振蕩器，與 AD9761 TxDAC 和 AD8349 配合使用。低通濾波器使用 ADIsimPLL 設(shè)計，以實現(xiàn) 200 kHz 的信道間隔和 10 kHz 的開環(huán)帶寬。ADF4360 - 6 的互補 RF 輸出可差分驅(qū)動 AD8349 的 LO 端口，提高性能并消除對巴倫的需求。

7.2 固定頻率 LO

作為固定頻率 LO，ADF4360 - 6 在 1.08 GHz 下工作。低通濾波器使用 ADIsimPLL 設(shè)計，信道間隔為 8 MHz，開環(huán)帶寬為 40 kHz。通過選擇較大的 PFD 頻率，可降低帶內(nèi)相位噪聲。參考頻率來自 16 MHz 的 TCXO，設(shè)置 R 值為 2，并啟用帶選擇時鐘分頻器。

八、接口設(shè)計

8.1 串行接口

ADF4360 - 6 具有簡單的 SPI 兼容串行接口，通過 CLK、DATA 和 LE 控制數(shù)據(jù)傳輸。LE 置高時，CLK 上升沿時鐘進入的 24 位數(shù)據(jù)將傳輸?shù)较鄳?yīng)的鎖存器。最大允許的串行時鐘速率為 20 MHz，更新速率為 833 kHz。

8.2 與不同器件的接口

• ADuC812 接口：ADuC812 基于 8051 核心，設(shè)置為 SPI 主模式，CPHA = 0。通過寫入三個 8 位字節(jié)到器件，并在寫入第三個字節(jié)后將 LE 置高完成數(shù)據(jù)傳輸。
• ADSP - 2181 接口：使用 ADSP - 2181 的自動緩沖傳輸模式和交替幀模式，設(shè)置字長為 8 位，每個 24 位字使用三個內(nèi)存位置。

九、PCB 設(shè)計和輸出匹配

9.1 PCB 設(shè)計指南

對于芯片級封裝（CP - 24），印刷電路板焊盤應(yīng)比封裝引腳長 0.1 mm、寬 0.05 mm，引腳應(yīng)居中放置以最大化焊點尺寸。底部的熱焊盤應(yīng)至少與芯片的暴露焊盤一樣大，熱焊盤與焊盤圖案內(nèi)邊緣之間應(yīng)保持至少 0.25 mm 的間隙，可使用熱過孔提高封裝的熱性能。

9.2 輸出匹配

輸出匹配有多種方法，最基本的是使用 50 Ω 電阻到 (Vvco)，并串聯(lián) 100 pF 的直流旁路電容，可提供良好的寬帶匹配。更好的解決方案是使用并聯(lián)電感到 (Voco)，并添加串聯(lián)電感形成諧振 LC 電路，提高匹配和輸出功率，同時提供約 10 dB 的二次諧波抑制。也可使用 LC 巴倫或 180° 環(huán)形耦合器將兩個輸出組合。

十、總結(jié)

ADF4360 - 6 作為一款高性能的集成式整數(shù) - N 合成器和 VCO，憑借其豐富的特性、靈活的配置和出色的性能，在眾多應(yīng)用領(lǐng)域中具有重要的價值。電子工程師在設(shè)計過程中，需要深入理解其技術(shù)規(guī)格、電路結(jié)構(gòu)和應(yīng)用要點，合理選擇參數(shù)和進行 PCB 設(shè)計，以充分發(fā)揮該器件的優(yōu)勢。你在使用 ADF4360 - 6 過程中遇到過哪些問題呢？歡迎在評論區(qū)分享交流。