AD6672 模數(shù)轉(zhuǎn)換器測(cè)試快速入門指南

一、引言

在電子工程領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）的性能測(cè)試至關(guān)重要。本文將詳細(xì)介紹如何使用基于 FPGA 的捕獲板 HSC - ADC - EVALCZ 對(duì) AD6672 模數(shù)轉(zhuǎn)換器評(píng)估板進(jìn)行測(cè)試，幫助工程師們快速上手。

文件下載：AD6672-250EBZ.pdf

二、所需設(shè)備和文檔

（一）設(shè)備

1. 信號(hào)源相關(guān)：模擬信號(hào)源和抗混疊濾波器、模擬時(shí)鐘源。
2. 計(jì)算機(jī)：PC，推薦使用 USB 2.0 端口（兼容 USB 1.1）。
3. 評(píng)估板：AD6672 評(píng)估板和 HSC - ADC - EVALCZ FPGA 數(shù)據(jù)捕獲板。

   （二）文檔

4. AD6672 數(shù)據(jù)手冊(cè)。
5. VisualAnalog 轉(zhuǎn)換器評(píng)估工具用戶手冊(cè)（AN - 905）。
6. 高速 ADC SPI 控制軟件用戶手冊(cè)（AN - 878）。
7. 通過 SPI 連接高速 ADC（AN - 877）。

   （三）軟件

   VisualAnalog 和 SPIController，所有文檔和軟件可在 http://www.analog.com/fifo 獲取。若有問題，可發(fā)郵件至 highspeed.converters@analog.com。

三、測(cè)試步驟

（一）硬件連接

1. 按照?qǐng)D 1 將 AD6672 評(píng)估板和 HSC - ADC - EVALCZ 板連接在一起。
2. 給 AD6672 板連接一個(gè) 6V、2A 的開關(guān)電源（如 CUI EPS060250UH - PHP - SZ）。
3. 在 HSC - ADC - EVALCZ 評(píng)估板的 J9 引腳 2.5V 位置安裝跳線，將 FPGA I/O 電壓設(shè)置為 2.5V，再給該板連接一個(gè) 6V、2A 的開關(guān)電源。
4. 用 USB 電纜將 HSC - ADC - EVALCZ 板連接到 PC 的 J6 接口。
5. 在 ADC 評(píng)估板上，確保在 P105、P108、P107、P110 和 P104 引腳安裝跳線以進(jìn)行默認(rèn)設(shè)置。

   （二）時(shí)鐘和信號(hào)輸入

6. 在 ADC 評(píng)估板上，為 J506 連接器提供一個(gè)干凈、低抖動(dòng)的時(shí)鐘源，時(shí)鐘輸入電平應(yīng)在 10dBm 到 14dBm 之間。若使用 AD6672 輸入時(shí)鐘分頻器，需以適當(dāng)速率提供時(shí)鐘到 J506 連接器，該時(shí)鐘將被分頻到所需的時(shí)鐘速率。
7. 使用低相位噪聲的干凈信號(hào)發(fā)生器，通過 1m、屏蔽的 RG - 58、50Ω 同軸電纜為 J301 連接器（通道 A）的模擬輸入提供輸入信號(hào)。為獲得最佳效果，使用帶 50Ω 終端和適當(dāng)中心頻率的窄帶帶通濾波器（ADI 使用 TTE、Allen Avionics 和 K&L 帶通濾波器）。為使輸入電平接近 ADC 的滿量程，信號(hào)發(fā)生器電平應(yīng)設(shè)置為 8dBm 到 12dBm，具體電平取決于輸入頻率和帶通濾波器的損耗。

   （三）軟件操作

8. 打開 PC 上的 VisualAnalog，“AD6672”應(yīng)顯示在“New Canvas”窗口的狀態(tài)欄中。選擇與測(cè)試類型對(duì)應(yīng)的模板，當(dāng) VisualAnalog 提示對(duì) FPGA 進(jìn)行編程時(shí)選擇“是”。HSC - ADC - EVALCZ 板上的“DONE”LED 應(yīng)亮起，表明 FPGA 已正確編程。若 VisualAnalog 未提示編程 FPGA，可選擇 ADC 數(shù)據(jù)捕獲設(shè)置窗口，點(diǎn)擊“Capture Board”選項(xiàng)卡，在 FPGA 框中選擇“program”來配置 FPGA。若使用標(biāo)有“XCPZ”的部件，選擇 AD9642_0.bin 文件來編程 FPGA。
9. 打開 SPI 控制器軟件，若提示選擇配置文件，選擇名為 AD6672spiR03.cfg 的配置文件。若未提示，檢查窗口標(biāo)題欄查看加載的配置。必要時(shí)，從“File”菜單中選擇“Cfg Open”并選擇上述配置文件之一。注意，無論是否加載正確的 SPI 控制器配置文件，CHIP ID(1) 字段可能都會(huì)被填充。
10. 在 SPI 控制器中點(diǎn)擊“New DUT”按鈕。
11. 在 VisualAnalog 中點(diǎn)擊“Run”按鈕。
12. 調(diào)整輸入信號(hào)的幅度，使基波達(dá)到所需電平（可查看 VisualAnalog FFT 窗口左面板中的“Fund Power”讀數(shù)）。
13. 若需要，在 FFT 窗口中點(diǎn)擊“File > Save Form as”保存 FFT 圖。

四、故障排除

（一）FFT 圖異常

1. 若斷開信號(hào)發(fā)生器與模擬輸入連接時(shí)看到正常的噪聲底，確保未使 ADC 過載，必要時(shí)降低輸入電平。
2. 在 VisualAnalog 中，點(diǎn)擊“Input Formatter”塊中的“Settings”按鈕，檢查“Number Format”是否設(shè)置為正確的編碼（默認(rèn)是 2 的補(bǔ)碼）。

   （二）FFT 圖正常但性能不佳

3. 確保在模擬輸入上使用了合適的濾波器。
4. 確保時(shí)鐘和模擬輸入的信號(hào)發(fā)生器干凈（低相位噪聲）。
5. 若使用非相干采樣，稍微改變模擬輸入頻率。
6. 確保 SPI 配置文件與被評(píng)估的產(chǎn)品匹配。

   （三）點(diǎn)擊“Run”按鈕后 FFT 窗口仍為空

7. 確保評(píng)估板與 HSC - ADC - EVALCZ 板連接牢固。
8. 重復(fù)步驟 8 到 12。
9. 通過驗(yàn)證 HSC - ADC - EVALCZ 板上的“D6”LED 是否亮起，確保 FPGA 已編程。
10. 確保安裝了正確的 FPGA 程序。

    （四）VisualAnalog 提示“FIFO 捕獲超時(shí)”

11. 確保所有電源和 USB 連接牢固。
12. 重復(fù)步驟 11 到 14。
13. 仔細(xì)檢查 J506 連接器處是否有編碼時(shí)鐘源。

通過以上步驟和故障排除方法，工程師們可以順利完成 AD6672 模數(shù)轉(zhuǎn)換器的測(cè)試。大家在測(cè)試過程中遇到什么獨(dú)特的問題或者有更好的測(cè)試技巧，歡迎在評(píng)論區(qū)分享交流。