雷達(dá)接收路徑AFE利器：AD8284深度解析

在電子工程師的設(shè)計(jì)世界里，雷達(dá)接收路徑模擬前端（AFE）的設(shè)計(jì)至關(guān)重要。ADI公司的AD8284就是一款在這一領(lǐng)域表現(xiàn)出色的集成模擬前端芯片，今天我們就來(lái)深入了解一下它。

文件下載：AD8284WCSVZ.pdf

產(chǎn)品特性亮點(diǎn)

集成度高

AD8284內(nèi)置4通道差分多路復(fù)用器、帶可編程增益放大器（PGA）和抗混疊濾波器（AAF）的單通道低噪聲放大器（LNA），外加一個(gè)直接連接ADC的通道，所有通道都連接到單通道12位模數(shù)轉(zhuǎn)換器（ADC）。這種高度集成的設(shè)計(jì)，大大節(jié)省了電路板空間，降低了設(shè)計(jì)復(fù)雜度。

性能卓越

• 增益靈活：可編程增益放大器（PGA）的SPI可編程增益范圍為17 dB至35 dB，步進(jìn)為6 dB，能滿足不同應(yīng)用場(chǎng)景對(duì)增益的需求。
• 濾波精準(zhǔn)：抗混疊濾波器（AAF）為可編程三階低通橢圓濾波器，截止頻率可在9 MHz至15 MHz之間調(diào)整，有效濾除高頻干擾。
• 高精度轉(zhuǎn)換：12位精度的模數(shù)轉(zhuǎn)換器（ADC），最高采樣速率可達(dá)80 MSPS，且具有67 dB的信噪比（SNR）和68 dBc的無(wú)雜散動(dòng)態(tài)范圍（SFDR），保證了信號(hào)轉(zhuǎn)換的準(zhǔn)確性。
• 低功耗：在12位、80 MSPS時(shí)，功耗僅為345 mW，非常適合對(duì)功耗要求較高的應(yīng)用。
• 低噪聲：折合到輸入端的電壓噪聲最大值為3.5 nV/√Hz，能有效提高信號(hào)質(zhì)量。

應(yīng)用廣泛

該芯片通過(guò)了汽車(chē)應(yīng)用認(rèn)證，適用于汽車(chē)?yán)走_(dá)、自適應(yīng)巡航控制、防撞系統(tǒng)、盲點(diǎn)檢測(cè)、自動(dòng)泊車(chē)、電子保險(xiǎn)杠等汽車(chē)相關(guān)應(yīng)用，也可用于其他對(duì)信號(hào)處理要求較高的領(lǐng)域。

技術(shù)規(guī)格剖析

交流規(guī)格

在特定測(cè)試條件下，模擬通道特性表現(xiàn)出色。增益可編程為17/23/29/35 dB，增益范圍為18 dB。不同增益下輸入電壓范圍不同，輸入電阻也有多種選擇。此外，還給出了折合到輸入端電壓噪聲、輸入電容、噪聲系數(shù)等參數(shù)，為工程師在設(shè)計(jì)時(shí)提供了詳細(xì)的參考。

數(shù)字規(guī)格

時(shí)鐘輸入支持CMOS/LVDS/LVPECL，不同邏輯輸入和輸出引腳的電壓、電阻、電容等參數(shù)都有明確規(guī)定，確保了數(shù)字信號(hào)的穩(wěn)定傳輸。

時(shí)鐘規(guī)格

時(shí)鐘速率范圍為10 - 60 MSPS，不同采樣速率下的高電平和低電平時(shí)鐘脈沖寬度、傳播延遲、上升時(shí)間、下降時(shí)間、數(shù)據(jù)建立時(shí)間和保持時(shí)間等都有詳細(xì)說(shuō)明，為時(shí)鐘信號(hào)的設(shè)計(jì)提供了依據(jù)。

絕對(duì)最大額定值

明確了電氣和環(huán)境方面的絕對(duì)最大額定值，如電源電壓范圍、模擬輸入電壓范圍、工作溫度范圍等。超出這些額定值可能會(huì)導(dǎo)致器件永久性損壞，設(shè)計(jì)時(shí)必須嚴(yán)格遵守。

引腳配置與功能

AD8284共有64個(gè)引腳，每個(gè)引腳都有其特定的功能。例如，SFLAG引腳為飽和標(biāo)志，PDWN引腳用于完全關(guān)斷器件，SCLK、CS、SDI、SDO引腳用于SPI通信等。了解這些引腳的功能，對(duì)于正確使用芯片至關(guān)重要。

工作原理揭秘

雷達(dá)接收路徑AFE

AD8284主要應(yīng)用于基帶信號(hào)帶寬要求最高達(dá)15 MHz的高速斜坡、調(diào)頻、連續(xù)波（HSR - FMCW）雷達(dá)。其信號(hào)鏈包括多個(gè)通道，每個(gè)通道路由至LNA、PGA、AAF和ADC，芯片在單個(gè)10mm × 10mm TQFP封裝中提供了所有這些關(guān)鍵元件。

通道概述

信號(hào)路徑中包含四路輸入多路復(fù)用器、LNA、PGA和AAF。信號(hào)鏈輸入阻抗可選擇200 Ω或200 kΩ，PGA增益范圍為17 dB至35 dB，AAF截止頻率可在9 MHz至15 MHz之間調(diào)整，信號(hào)路徑為全差分路徑，能實(shí)現(xiàn)最大信號(hào)擺幅并減少偶數(shù)階失真。

各元件功能

• 多路復(fù)用器：輸入端的多路復(fù)用器可將最多4個(gè)不同通道切換到信號(hào)鏈，活動(dòng)復(fù)用通道可由SPI端口或外部引腳控制。
• 低噪聲放大器：采用專(zhuān)有超低噪聲LNA，可將后續(xù)PGA和AAF的噪聲貢獻(xiàn)降至最低。輸入阻抗可通過(guò)SPI端口或ZSEL引腳選擇，支持高達(dá)5.0 V p - p的差分輸出電壓。
• 抗混疊濾波器：使用極點(diǎn)和零點(diǎn)組合形成三階橢圓濾波器，通過(guò)片內(nèi)調(diào)諧調(diào)整內(nèi)部電阻和電容來(lái)設(shè)置截止頻率，可降低截止頻率差異。默認(rèn)截止頻率為1/3 × 1.125 × ADC采樣時(shí)鐘頻率，也可通過(guò)SPI在一定范圍內(nèi)調(diào)整。
• 飽和標(biāo)志：用于檢測(cè)可能將LNA或PGA推到線性區(qū)間之外的過(guò)壓狀況，當(dāng)PGA輸出電壓超過(guò)2.0 V p - p或LNA輸出電壓超過(guò)4.0 V p - p時(shí)，標(biāo)志置位。
• 模數(shù)轉(zhuǎn)換器：采用流水線式ADC架構(gòu)，各級(jí)量化輸出組合形成12位轉(zhuǎn)換結(jié)果，采樣在時(shí)鐘上升沿進(jìn)行。
• AUX通道：選擇AUX通道時(shí)，可直接訪問(wèn)ADC，輸入通過(guò)INADC + 和INADC - 引腳訪問(wèn)，需利用0.9 V共模電壓偏置。

設(shè)計(jì)建議

時(shí)鐘輸入

為充分發(fā)揮芯片性能，建議使用差分信號(hào)作為采樣時(shí)鐘輸入端的時(shí)鐘信號(hào)，可通過(guò)變壓器或電容器交流耦合到CLK + 和CLK - 引腳。也可使用差分PECL或LVDS信號(hào)，在某些應(yīng)用中還可使用單端CMOS信號(hào)。

時(shí)鐘占空比

AD8284內(nèi)置占空比穩(wěn)定器（DCS），可在較寬的時(shí)鐘占空比范圍內(nèi)保持性能穩(wěn)定，但某些應(yīng)用可能需要關(guān)閉DCS功能，此時(shí)需注意動(dòng)態(tài)范圍性能可能受影響。

時(shí)鐘抖動(dòng)

高速、高分辨率ADC對(duì)時(shí)鐘輸入信號(hào)質(zhì)量敏感，應(yīng)將時(shí)鐘輸入信號(hào)視為模擬信號(hào)，分離時(shí)鐘驅(qū)動(dòng)器電源與ADC輸出驅(qū)動(dòng)器電源，使用低抖動(dòng)、晶控振蕩器作為時(shí)鐘源。

電源和接地

建議使用兩個(gè)獨(dú)立的1.8 V電源和兩個(gè)獨(dú)立的3.3 V電源，分別為模擬和數(shù)字部分供電。對(duì)電源使用多個(gè)去耦電容，縮短走線長(zhǎng)度。AD8284僅需一個(gè)PCB接地層，對(duì)模擬、數(shù)字和時(shí)鐘部分進(jìn)行適當(dāng)去耦和分隔。

裸露焊盤(pán)散熱塊

將器件底部的裸露焊盤(pán)連接至低噪聲模擬地，PCB上的連續(xù)銅層應(yīng)與裸露焊盤(pán)匹配，并設(shè)置多個(gè)過(guò)孔以降低熱阻，提高散熱性能。

串行端口接口與存儲(chǔ)器映射

串行端口接口（SPI）

通過(guò)SCLK、SDI、SDO、CS引腳實(shí)現(xiàn)SPI通信，可配置SPI端口以不同方式操作，如流模式、三線模式等，數(shù)據(jù)可通過(guò)MSB優(yōu)先或LSB優(yōu)先模式發(fā)送。

存儲(chǔ)器映射

存儲(chǔ)器映射分為芯片配置寄存器映射、器件索引和傳送寄存器映射、ADC通道功能寄存器映射三部分。各寄存器有默認(rèn)值，部分寄存器需對(duì)傳送位寫(xiě)入1以更新SPI寄存器。

應(yīng)用電路與封裝訂購(gòu)

應(yīng)用電路

提供了差分輸入和單端輸入的應(yīng)用電路示例，為工程師在實(shí)際設(shè)計(jì)中提供了參考。

封裝和訂購(gòu)信息

AD8284采用64引腳TQFP_EP封裝，有不同的型號(hào)可供選擇，適用于不同的溫度范圍和封裝選項(xiàng)。其中，AD8284WCSVZ和AD8284WCSVZ - RL通過(guò)了汽車(chē)應(yīng)用認(rèn)證，生產(chǎn)工藝受到嚴(yán)格控制，滿足汽車(chē)應(yīng)用的質(zhì)量和可靠性要求。

AD8284以其高集成度、卓越性能和豐富的功能，為雷達(dá)接收路徑AFE設(shè)計(jì)提供了一個(gè)優(yōu)秀的解決方案。電子工程師在設(shè)計(jì)相關(guān)電路時(shí)，可根據(jù)具體需求充分利用其特性，打造出高性能的產(chǎn)品。大家在使用AD8284的過(guò)程中，有沒(méi)有遇到過(guò)什么有趣的問(wèn)題或者獨(dú)特的應(yīng)用呢？歡迎在評(píng)論區(qū)分享交流。