單電源、高速PECL/LVPECL比較器ADCMP551/552/553：性能與應(yīng)用詳解

在電子設(shè)計領(lǐng)域，高速比較器是實現(xiàn)精確信號處理和轉(zhuǎn)換的關(guān)鍵組件。今天，我們來深入探討Analog Devices公司推出的單電源、高速PECL/LVPECL比較器ADCMP551/552/553，了解它們的特性、應(yīng)用及設(shè)計要點。

文件下載：EVAL-ADCMP553BRMZ.pdf

一、產(chǎn)品概述

ADCMP551/552/553均采用ADI公司的專有XFCB工藝制造，具備單電源供電的優(yōu)勢，適用于多種高速應(yīng)用場景。這些比較器的傳播延遲僅為500 ps，過驅(qū)消散小于125 ps，能有效減少不同過驅(qū)條件下傳播延遲的差異，這對于高速信號處理至關(guān)重要。其中，ADCMP552還提供單獨的可編程遲滯引腳，增加了設(shè)計的靈活性。

二、主要特性

2.1 電氣特性

• 輸入特性：輸入電壓范圍為 -0.2 V 至 (V_{CCI} - 2.0) V，輸入差分電壓范圍為 -3 V 至 +3 V，輸入失調(diào)電壓典型值為 ±2.0 mV，失調(diào)電壓溫度系數(shù)為 2.0 μV/°C。輸入偏置電流在不同條件下有所變化，輸入電容為 1.0 pF，輸入電阻在差分模式下為 1800 kΩ，共模模式下為 1000 kΩ，有效增益為 60 dB，共模抑制比為 76 dB。
• 鎖存使能特性：鎖存使能差分電壓范圍、鎖存使能電壓范圍等參數(shù)明確，鎖存建立時間和保持時間均為 100 ps，鎖存至輸出延遲為 450 ps，鎖存最小脈沖寬度為 700 ps。
• 輸出特性：輸出電壓高電平在 PECL 50Ω 至 (V{DD}-2.0) V 條件下，范圍為 (V{CCO} - 1.15) V 至 (V{CCO} - 0.78) V；輸出電壓低電平范圍為 (V{CCO} - 2.00) V 至 (V_{CCO} - 1.54) V。交流輸出特性方面，上升時間和下降時間在不同型號和條件下有所差異，例如 ADCMP551/552 的上升時間典型值為 510 ps，下降時間為 490 ps；ADCMP553 的上升時間為 440 ps，下降時間為 410 ps。

2.2 高速性能

• 傳播延遲：在不同過驅(qū)電壓下，傳播延遲有所不同，例如 (V{OD}=1) V 時為 625 ps，(V{OD} = 20) mV 時為 500 ps，傳播延遲溫度系數(shù)為 0.25 ps/°C。
• 過驅(qū)消散：在 20 mV ≤ (V{OD}) ≤ 100 mV 范圍內(nèi)，過驅(qū)消散典型值為 75 ps；在 50 mV ≤ (V{OD}) ≤ 1.0 V 范圍內(nèi)，壓擺率消散為 75 ps。
• 等效輸入上升時間帶寬：大于 750 MHz，能滿足高速信號處理的需求。

2.3 其他特性

• 電源抑制：電源抑制比大于 70 dB，能有效減少電源波動對比較器性能的影響。
• 可編程遲滯：ADCMP552 可通過 HYS 引腳實現(xiàn)可編程遲滯，遲滯范圍為 0 - 40 mV，與電阻和電流的關(guān)系可參考相關(guān)曲線。

三、引腳配置與功能

ADCMP551、ADCMP552 和 ADCMP553 分別采用不同的封裝形式，引腳配置也有所不同。主要引腳包括電源引腳（(V{CCI})、(V{CCO})）、輸入引腳（(+IN)、(-IN)）、輸出引腳（(QA)、(QB)）和鎖存使能引腳（(LEA)、(LEB)）等。每個引腳都有其特定的功能，例如鎖存使能引腳可控制比較器的工作模式，在比較模式下輸出跟蹤輸入變化，在鎖存模式下輸出保持鎖存前的輸入狀態(tài)。

四、典型工作特性

通過一系列圖表展示了輸入偏置電流與輸入電壓、溫度的關(guān)系，輸入失調(diào)電壓與溫度的關(guān)系，上升/下降時間與溫度的關(guān)系，傳播延遲與溫度、共模電壓、過驅(qū)電壓、脈沖寬度的關(guān)系，以及比較器遲滯與電阻、電流的關(guān)系等。這些特性曲線有助于工程師在實際設(shè)計中更好地了解比較器的性能變化，從而進行合理的參數(shù)選擇和優(yōu)化。

五、應(yīng)用信息

5.1 高速設(shè)計要點

• 接地層設(shè)計：采用低阻抗接地層是實現(xiàn)最佳性能的關(guān)鍵。建議使用多層電路板的一層作為地平面，在電路板表面采用連續(xù)導(dǎo)電層建立接地層，僅中斷必需的信號通道部分，以消除接地反彈引起的電位差，降低雜散電容影響。
• 電源旁路電容：在各電源引腳與地之間的 0.5 英寸范圍內(nèi)配置 1 μF 旁路電解電容，減少電源電壓紋波；在 ADCMP55x 與地之間靠近電源引腳連接 10 nF 陶瓷電容，作為器件的電荷庫。
• 鎖存功能使用：LATCH ENABLE 輸入端為低電平有效（鎖存），若不使用鎖存功能，可將該引腳保持?jǐn)嚅_，內(nèi)部上拉電阻可將鎖存設(shè)為透明模式；若使用鎖存功能，輸入端需施加有效的 PECL 電壓，且以 (V_{CCI}) 為參考。
• PECL 端接：ADCMP55x 的射級開路輸出端設(shè)計為通過 50 Ω 電阻端接至 (V_{CCO}-2.0) V 或其他等效 PECL 端接。當(dāng)高速 PECL 信號路由距離超過 1 厘米時，可采用微帶線或帶狀線技術(shù)確保適當(dāng)?shù)霓D(zhuǎn)換時間，防止輸出振鈴。

5.2 具體應(yīng)用場景

• 時鐘定時恢復(fù)：在數(shù)字系統(tǒng)中，高速方波傳輸易因雜散電容和電感而失真，使用 ADCMP55x 可恢復(fù)失真波形，保持最短延遲。
• 高速儀器儀表：如自動測試設(shè)備、示波分析儀與邏輯分析儀前端等，對信號處理速度和精度要求較高，ADCMP55x 的高速性能和低傳播延遲能滿足這些需求。
• 窗口比較器：可用于檢測輸入信號是否在特定的電壓范圍內(nèi)，實現(xiàn)精確的閾值檢測。
• 高速線路接收機：能夠快速準(zhǔn)確地接收和處理高速信號，提高通信系統(tǒng)的性能。

六、典型應(yīng)用電路

文檔中給出了多個典型應(yīng)用電路，包括高速采樣電路、高速窗口比較器、利用 HYS 控制引腳增加遲滯的電路，以及將 PECL 輸出與具有 50 Ω 到地輸入的儀器實現(xiàn)接口的電路。這些電路為工程師提供了實際設(shè)計的參考，有助于快速搭建符合需求的系統(tǒng)。

七、總結(jié)

ADCMP551/552/553 作為高性能的單電源、高速 PECL/LVPECL 比較器，具有出色的高速性能、低傳播延遲和可編程遲滯等特性，適用于多種高速應(yīng)用場景。在設(shè)計過程中，工程師需要充分考慮高速設(shè)計要點，合理配置引腳和電源，以實現(xiàn)最佳性能。同時，參考典型應(yīng)用電路可以加快設(shè)計進程，提高設(shè)計的可靠性和穩(wěn)定性。大家在實際應(yīng)用中是否遇到過類似比較器的使用問題呢？歡迎在評論區(qū)分享交流。