ADG1206L/ADG1207L：低電容多路復(fù)用器的卓越之選

在電子設(shè)計(jì)領(lǐng)域，選擇合適的多路復(fù)用器對于系統(tǒng)性能的提升至關(guān)重要。ADG1206L/ADG1207L作為低電容、16通道和8通道的iCMOS多路復(fù)用器，憑借其出色的特性和廣泛的應(yīng)用場景，成為眾多工程師的首選。下面，我們就來深入了解一下這兩款多路復(fù)用器。

文件下載：EVAL-ADG1206LEBZ.pdf

產(chǎn)品特性：優(yōu)勢顯著

超低電容

ADG1206L/ADG1207L具有超低電容特性，電荷注入在全信號范圍內(nèi)小于1 pC，關(guān)斷電容為1.5 pF。這種低電容特性能夠有效減少信號干擾，提高信號傳輸?shù)臏?zhǔn)確性和穩(wěn)定性，在對信號質(zhì)量要求較高的應(yīng)用中表現(xiàn)出色。

低導(dǎo)通電阻

其導(dǎo)通電阻為120 Ω，低導(dǎo)通電阻可以降低信號傳輸過程中的功率損耗，提高系統(tǒng)的效率。這對于需要高效能量轉(zhuǎn)換的應(yīng)用，如電池供電系統(tǒng)，具有重要意義。

寬電壓兼容性

ADG1206L/ADG1207L在±15 V/+12 V (VL) 電源下完全規(guī)格化，具備低邏輯電平兼容性。同時(shí)，它還符合1.8 V JEDEC標(biāo)準(zhǔn)（JESD8 - 7A）和1.2 V JEDEC標(biāo)準(zhǔn)（JESD8 - 12A.01），能夠適應(yīng)不同的電壓環(huán)境，為設(shè)計(jì)提供了更大的靈活性。

軌到軌操作和先斷后通

該多路復(fù)用器支持軌到軌操作，信號范圍可以擴(kuò)展到電源電壓。先斷后通的切換動(dòng)作則避免了信號的瞬間短路，保證了信號的連續(xù)性和穩(wěn)定性。

應(yīng)用領(lǐng)域：廣泛多樣

音視頻路由

在音視頻系統(tǒng)中，需要對不同的信號源進(jìn)行切換和路由。ADG1206L/ADG1207L的低電容和低導(dǎo)通電阻特性，能夠確保音視頻信號的高質(zhì)量傳輸，減少信號失真和干擾。

自動(dòng)測試設(shè)備

自動(dòng)測試設(shè)備需要對多個(gè)測試通道進(jìn)行快速切換和精確控制。ADG1206L/ADG1207L的高速切換和穩(wěn)定性能，能夠滿足自動(dòng)測試設(shè)備對測試效率和準(zhǔn)確性的要求。

數(shù)據(jù)采集系統(tǒng)

數(shù)據(jù)采集系統(tǒng)需要對多個(gè)模擬信號進(jìn)行采集和處理。ADG1206L/ADG1207L可以實(shí)現(xiàn)對不同模擬信號的切換和選擇，為數(shù)據(jù)采集提供了可靠的解決方案。

電池供電系統(tǒng)

由于其低功耗和寬電壓兼容性，ADG1206L/ADG1207L非常適合電池供電系統(tǒng)。它能夠在保證系統(tǒng)性能的同時(shí)，降低功耗，延長電池的使用壽命。

通信系統(tǒng)

在通信系統(tǒng)中，需要對不同的通信信道進(jìn)行切換和管理。ADG1206L/ADG1207L的高性能和可靠性，能夠確保通信信號的穩(wěn)定傳輸。

FPGA和微控制器系統(tǒng)

FPGA和微控制器系統(tǒng)需要與外部設(shè)備進(jìn)行信號交互。ADG1206L/ADG1207L可以作為信號切換的橋梁，實(shí)現(xiàn)FPGA和微控制器與外部設(shè)備之間的高效通信。

技術(shù)細(xì)節(jié)：深入剖析

工作原理

ADG1206L是16通道單通道開關(guān)，通過4位二進(jìn)制地址線A0、A1、A2和A3來選擇16個(gè)輸入中的一個(gè)連接到公共輸出。ADG1207L是8通道差分開關(guān)，通過3位二進(jìn)制地址線A0、A1和A2來選擇8個(gè)差分輸入中的一個(gè)連接到公共差分輸出。兩個(gè)設(shè)備都有一個(gè)EN輸入，用于啟用或禁用設(shè)備。當(dāng)禁用時(shí)，所有通道都關(guān)閉；當(dāng)啟用時(shí)，每個(gè)通道在兩個(gè)方向上都能良好導(dǎo)通，并且輸入信號范圍可以擴(kuò)展到電源電壓。

電氣特性

電源電壓

ADG1206L/ADG1207L支持多種電源電壓配置，包括±15 V雙電源和12 V單電源。在不同的電源電壓下，其各項(xiàng)電氣特性會(huì)有所變化。例如，在±15 V雙電源下，導(dǎo)通電阻典型值為120 Ω；在12 V單電源下，導(dǎo)通電阻典型值為300 Ω。

泄漏電流

源極關(guān)斷泄漏電流（IS (Off)）和漏極關(guān)斷泄漏電流（ID (Off)）都非常小，在±10 V的電壓下，典型值分別為±0.03 nA和±0.05 nA。通道導(dǎo)通泄漏電流（ID, IS (On)）也很小，在±10 V的電壓下，典型值為±0.08 nA。

動(dòng)態(tài)特性

過渡時(shí)間（tTRANSITION）、使能延遲導(dǎo)通時(shí)間（tON (EN)）和使能延遲關(guān)斷時(shí)間（tOFF (EN)）都非常短，能夠?qū)崿F(xiàn)快速的信號切換。例如，在RL = 300 Ω，CL = 35 pF，VS = 8V的條件下，過渡時(shí)間典型值為140 ns，使能延遲導(dǎo)通時(shí)間典型值為128 ns，使能延遲關(guān)斷時(shí)間典型值為150 ns。

引腳配置和功能描述

ADG1206L和ADG1207L都采用32引腳的5 mm × 5 mm LFCSP封裝。每個(gè)引腳都有其特定的功能，如源極引腳（Sx）、漏極引腳（D）、邏輯控制輸入引腳（Ax）和使能引腳（EN）等。通過合理的引腳連接和配置，可以實(shí)現(xiàn)對多路復(fù)用器的精確控制。

應(yīng)用注意事項(xiàng)：確保穩(wěn)定運(yùn)行

電源供應(yīng)

為了保證ADG1206L/ADG1207L的正常運(yùn)行，需要在VDD、VSS和VL電源引腳上分別連接0.1 μF和10 μF的去耦電容。同時(shí)，要注意電源電壓的范圍和穩(wěn)定性，避免超出絕對最大額定值。

邏輯電平兼容性

在與FPGA或微控制器等設(shè)備連接時(shí)，要確保邏輯輸出高（VOH）高于輸入邏輯高（VINH），邏輯輸出低（VOL）低于輸入低（VINL）。ADG1206L/ADG1207L符合1.2 V和1.8 V JEDEC標(biāo)準(zhǔn)，能夠保證邏輯電平的兼容性。

電源供應(yīng)順序

要確保正確的電源供應(yīng)順序，先提供模擬電源（VDD和VSS）和地（GND），再提供VL、數(shù)字輸入和模擬輸入。不正確的電源供應(yīng)順序可能會(huì)導(dǎo)致設(shè)備受到超出最大額定值的應(yīng)力，從而損壞設(shè)備。

靜電放電防護(hù)

ADG1206L/ADG1207L是靜電放電（ESD）敏感設(shè)備，在處理和使用過程中要采取適當(dāng)?shù)腅SD防護(hù)措施，避免因靜電放電而導(dǎo)致設(shè)備性能下降或功能喪失。

總結(jié)

ADG1206L/ADG1207L以其卓越的性能和廣泛的應(yīng)用場景，為電子工程師提供了一個(gè)可靠的多路復(fù)用器解決方案。在實(shí)際設(shè)計(jì)中，我們要充分了解其特性和應(yīng)用注意事項(xiàng)，合理選擇和使用該設(shè)備，以實(shí)現(xiàn)系統(tǒng)的高性能和穩(wěn)定性。你在使用類似多路復(fù)用器時(shí)遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。