提升Atmel ATA6612/ATA6613 EMC性能的實(shí)用提示

在電子設(shè)計(jì)領(lǐng)域，尤其是汽車電子方面，電磁兼容性（EMC）是一個(gè)至關(guān)重要的問題。今天我們將聚焦于Atmel ATA6612/ATA6613這款汽車級(jí)系統(tǒng)級(jí)封裝（SiP）開發(fā)板，探討如何優(yōu)化其EMC性能。

文件下載：ATA6613-EK.pdf

1. Atmel ATA6612/ATA6613簡介

Atmel ATA6612/ATA6613開發(fā)板高度集成，除了LIN收發(fā)器、5V穩(wěn)壓器和窗口看門狗外，還包含來自Atmel AVR 8位微控制器系列的汽車微控制器，具有先進(jìn)的RISC架構(gòu)。強(qiáng)大的集成微控制器為設(shè)計(jì)工程師在LIN節(jié)點(diǎn)開發(fā)上提供了充分的自由，但也要求針對(duì)每個(gè)應(yīng)用單獨(dú)考慮EMC。

目前，所有汽車制造商都深知EMC測(cè)試是汽車電子開發(fā)的重要組成部分，且EMC問題發(fā)現(xiàn)得越晚，成本越高。因此，他們不僅會(huì)對(duì)整車進(jìn)行最終測(cè)試，還會(huì)對(duì)電子控制單元（ECU）以及設(shè)計(jì)中使用的集成電路進(jìn)行測(cè)試。

2. EMC測(cè)試類型

在發(fā)射和抗擾度測(cè)試中，有兩種不同類型的測(cè)量：

• 輻射測(cè)量：涉及天線、耦合夾、磁或電探頭、帶狀線或TEM單元。
• 電耦合測(cè)量：通過對(duì)某些端口進(jìn)行電耦合來測(cè)量或注入RF信號(hào)。

IC級(jí)的“經(jīng)典”EMC測(cè)試會(huì)在定義的頻率步長、駐留時(shí)間、測(cè)量帶寬和探測(cè)器類型下測(cè)量不同頻段的發(fā)射，以及通過施加定義幅度的未調(diào)制或AM調(diào)制RF信號(hào)來測(cè)量抗擾度。目前，這些測(cè)試由新的脈沖測(cè)量測(cè)試標(biāo)準(zhǔn)進(jìn)行補(bǔ)充。

3. 提升EMC性能的通用規(guī)則

3.1 時(shí)鐘頻率選擇

應(yīng)仔細(xì)考慮開發(fā)應(yīng)用真正需要的時(shí)鐘頻率，選擇盡可能低的時(shí)鐘頻率，因?yàn)檫@是減少電磁發(fā)射的首要措施。對(duì)于LIN從節(jié)點(diǎn)應(yīng)用，通常不需要使用外部晶體進(jìn)行精確時(shí)鐘生成，使用Atmel ATA6612/ATA6613內(nèi)部時(shí)鐘生成可以避免通過PCB路由具有快速斜率的時(shí)鐘信號(hào)，從而有助于減少發(fā)射。

3.2 去耦電容放置

Atmel ATA6612/ATA6613有兩個(gè)與特定VCC引腳相關(guān)的GND引腳（GND1、GND2），設(shè)計(jì)師應(yīng)將去耦電容盡可能靠近相關(guān)引腳對(duì)放置。良好的去耦對(duì)于電源線路這種全局引腳至關(guān)重要。例如，在PCB布局中，應(yīng)將電容C2和C8直接放置在MCUVDDx和相應(yīng)的GND引腳之間，并使用最短的連接。如果使用一對(duì)電容，較小值的電容（如C8和C2）應(yīng)比較大值的電容（如C14和C15）更靠近IC。

3.3 高阻抗端口處理

高阻抗微控制器端口容易受到RF干擾，因此應(yīng)將阻抗保持在可接受的最低水平，或者為RF干擾提供一條低阻抗的接地路徑。

3.4 外部端口處理

連接在ECU外部的端口需要特別注意。在可能的情況下，原型應(yīng)允許使用去耦電容接地和串聯(lián)電阻（通常10 - 100Ω是可接受的）。對(duì)于特定端口的發(fā)射問題，可以將電阻的一端連接到端口，電容連接在另一端。對(duì)于頻率大于10 MHz的情況，鐵氧體磁珠可能比僅使用小電阻更有效，并且其直流電阻可以忽略不計(jì)，不會(huì)導(dǎo)致電壓下降。

3.5 去耦電容選擇

電容在高頻下不僅作為電容，還具有一些固有的寄生組件，如等效串聯(lián)電阻（ESR）。因此，正確選擇和放置去耦電容至關(guān)重要。建議組合使用兩個(gè)或多個(gè)電容以實(shí)現(xiàn)寬帶去耦，例如將10nF電容用于低頻，100pF電容用于高頻。同時(shí)，使用線性RF仿真工具進(jìn)行模擬是很有必要的，許多陶瓷電容制造商提供S參數(shù)文件，應(yīng)充分利用這些資源。

3.6 PCB布局優(yōu)化

• 電路塊排列：在開發(fā)PCB布局時(shí)，應(yīng)合理安排不同的電路塊，為敏感輸入周圍提供足夠的空間，避免高幅度和/或高頻的開關(guān)信號(hào)可能造成的干擾。如果不希望軌道之間存在耦合，可以在軌道之間插入一些接地區(qū)域；如果軌道在不同層交叉，應(yīng)使軌道成直角交叉以最小化耦合面積。
• 軌道長度控制：應(yīng)盡量保持軌道短，特別是那些攜帶具有快速斜率的開關(guān)信號(hào)或RF的軌道。電路的關(guān)鍵部分（如調(diào)諧器）可能需要屏蔽。應(yīng)考慮電路產(chǎn)生或暴露的最高頻率，并將關(guān)鍵連接的軌道長度保持在波長的1/10以下。
• 接地平面設(shè)計(jì)：接地平面應(yīng)盡可能設(shè)計(jì)得堅(jiān)固，最好使用具有專用接地層和電源層的多層PCB。信號(hào)層通常位于PCB的頂部和底部，接地/電源層位于內(nèi)層。在Atmel ATA6612/ATA6613散熱片下方應(yīng)有一個(gè)堅(jiān)固的接地區(qū)域，對(duì)于多層板，最好有9個(gè)過孔連接到內(nèi)部接地平面；對(duì)于兩層板，應(yīng)連接到底層接地平面。應(yīng)避免接地平面中的插槽，以防止形成不必要的插槽天線，同時(shí)避免出現(xiàn)小的“孤島”，不同的接地區(qū)域需要使用足夠數(shù)量的過孔連接。
• 差分信號(hào)布線：差分信號(hào)應(yīng)彼此靠近布線，兩條線路的軌道長度應(yīng)相同。應(yīng)避免產(chǎn)生大的環(huán)路，并考慮回流路徑。環(huán)路面積越大，電路的抗擾度越低，受影響的頻率也越低。
• 層間跳躍控制：在電路板開發(fā)過程中，應(yīng)盡量減少層間跳躍（除了只攜帶靜態(tài)信號(hào)或非常低頻的信號(hào)軌道）。每個(gè)過孔，特別是從頂層到底層的“長”過孔，都會(huì)引入一些電感。對(duì)于去耦電容的接地連接，應(yīng)特別注意，建議在電容附近并行放置多個(gè)過孔。

4. 電容等效電路模型

電容的等效電路模型中，最簡單的模型僅包括標(biāo)稱電容、等效串聯(lián)電阻和寄生串聯(lián)電感的串聯(lián)連接。ESR決定了電容在串聯(lián)諧振時(shí)達(dá)到的最低阻抗。在串聯(lián)諧振以上，電容的阻抗將隨頻率增加，表現(xiàn)得像一個(gè)電感器。更復(fù)雜的模型還包括Cp和Rp組件。

由于不同類型和值的電容具有不同的串聯(lián)諧振頻率，因此建議組合使用多個(gè)電容以實(shí)現(xiàn)寬帶去耦。通過模擬可以發(fā)現(xiàn)，將10nF和100pF的陶瓷電容并聯(lián)使用，可以在20MHz到1GHz以上的頻率范圍內(nèi)實(shí)現(xiàn)至少30dB的衰減。然而，實(shí)際中電容的連接會(huì)受到PCB軌道阻抗的影響，因此去耦電容應(yīng)盡可能靠近彼此和需要去耦的組件，使用多層PCB并將接地平面置于信號(hào)層下方也有助于提高去耦性能。

5. EMC測(cè)試失敗后的處理方法

如果設(shè)計(jì)在EMC測(cè)試中失敗，對(duì)于發(fā)射問題，可以使用場(chǎng)探頭檢測(cè)電路中的潛在“熱點(diǎn)”，或者在連接短隔離線到PCB上的“可疑”點(diǎn)時(shí)重新進(jìn)行失敗的發(fā)射測(cè)量。如果電路在抗擾度方面表現(xiàn)不佳，需要確定受影響的電路部分和耦合路徑，然后使用上述技術(shù)來提高EMC性能。關(guān)鍵是要有一個(gè)堅(jiān)固的接地區(qū)域，如果缺乏，可以考慮重新設(shè)計(jì)電路板或添加銅箔以進(jìn)行進(jìn)一步的優(yōu)化。

總之，EMC設(shè)計(jì)并非神秘莫測(cè)，它只是應(yīng)用物理學(xué)的一部分。盡管我們可以使用復(fù)雜的電磁仿真工具，但最終的評(píng)估和優(yōu)化仍需在硬件上進(jìn)行，因此在規(guī)劃時(shí)應(yīng)預(yù)留足夠的時(shí)間。大家在實(shí)際設(shè)計(jì)中是否遇到過類似的EMC問題，又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。