本文轉自：半導體產(chǎn)業(yè)縱橫

智能車算力與耗電矛盾，依托芯片改良逐步化解。

汽車行業(yè)正迎來一場前所未有的整車電子架構變革。車輛已從單純的機械總成，進化為依托智能網(wǎng)絡、具備強大數(shù)據(jù)處理能力的軟件定義系統(tǒng)。當下高階駕駛輔助系統(tǒng)（ADAS）、L3及以上級別自動駕駛方案、沉浸式車載座艙影音系統(tǒng)，都要求各類運算在車輛本地完成。受制于帶寬上限、數(shù)據(jù)隱私風險與通信時延等硬性約束，把實時計算全部交由云端服務器處理并不現(xiàn)實。為保障整車運行安全可靠，車載智能化方案高度依賴分布式邊緣AI架構，深度學習神經(jīng)網(wǎng)絡直接在數(shù)據(jù)采集端本地運行。但在車載供電系統(tǒng)功率資源有限的硬件環(huán)境中部署復雜AI模型，催生了尖銳的工程矛盾：既要滿足海量算力需求，又必須嚴守功耗與散熱的硬性限制。想要化解這一矛盾，行業(yè)必須從硬件硅片設計、內(nèi)存架構、軟硬件協(xié)同壓縮等多個維度落地車載邊緣AI半導體優(yōu)化，依靠架構創(chuàng)新破解痛點。

車載架構向邊緣AI全面轉型

傳統(tǒng)車載電子采用分散式電子控制單元（ECU）方案，各個控制器獨立負責剎車、轉向、車窗控制等單一功能。而機器視覺、雷達攝像頭融合感知、座艙監(jiān)測系統(tǒng)的落地，徹底打破了這種碎片化硬件布局。新一代車載感知系統(tǒng)需要大規(guī)模并行運算，推動整車電氣架構向中央域控/分區(qū)集中式架構演進，邊緣計算成為車載算力的核心載體。

依托本地邊緣AI，車載端可無延遲處理超高分辨率影像、激光雷達點云數(shù)據(jù)；數(shù)據(jù)留存車內(nèi)也能守護用戶隱私，即便車輛駛入無蜂窩網(wǎng)絡的偏遠區(qū)域，整套智能系統(tǒng)仍可正常工作。

不過，在車端部署大規(guī)模深度學習網(wǎng)絡（DNN），也帶來巨大硬件資源壓力。主動安全系統(tǒng)對確定性時延要求嚴苛：目標檢測模型需在毫秒級輸出推理結果，才能及時觸發(fā)避障動作。為達標嚴苛指標，車載芯片設計思路必須徹底革新，面向邊緣AI的半導體優(yōu)化成為下一代智能汽車硬件研發(fā)的核心課題。

車載芯片陷入性能與功耗的兩難瓶頸

汽車環(huán)境對半導體器件提出了極其嚴苛的運行要求。與配備主動式液冷系統(tǒng)和千瓦級電力的超大規(guī)模數(shù)據(jù)中心不同，汽車系統(tǒng)級芯片(SoC)必須安裝在標準的、散熱性能尚可的密封外殼內(nèi)，同時還要盡可能減少從車輛電氣系統(tǒng)中汲取的電力。

過高的功耗構成了一項重大挑戰(zhàn)。在電動汽車(EV)中，人工智能加速器消耗的每一瓦功率都會減少車輛的續(xù)航里程。此外，高功耗還會產(chǎn)生大量熱量。由于汽車計算模塊通常采用密封設計以防止灰塵、振動和潮濕，因此如何在不使用噪音大且容易發(fā)生故障的機械風扇的情況下散發(fā)這些熱負荷是一項極其復雜的工作。

為了控制熱負荷，車輛的主AI處理器通常需要在嚴格的功耗預算內(nèi)運行，功耗往往限制在幾十瓦以內(nèi)。然而，在如此有限的功耗下，處理器必須同時實現(xiàn)每秒數(shù)千億次的運算(TOPS)。這種嚴峻的工程挑戰(zhàn)凸顯了傳統(tǒng)通用處理器的不足，也使得針對邊緣AI的半導體優(yōu)化成為現(xiàn)代汽車設計中至關重要的環(huán)節(jié)。

NPU與ASIC：專用芯片破解算力功耗矛盾

為了克服性能與功耗之間的瓶頸，汽車芯片設計人員已將目光從通用CPU和GPU轉向專用芯片解決方案。雖然通用CPU可以進行順序計算，但它們無法像深度學習計算那樣進行并行計算。GPU雖然可以很好地進行并行計算，但它們的功耗過高。

正是由于這種結構上的不匹配，才促成了專門為人工智能相關任務定制的神經(jīng)網(wǎng)絡處理器(NPU)和專用集成電路(ASIC)的開發(fā)。這是因為這類處理器采用了特殊的硬件架構，能夠實現(xiàn)快速的矩陣乘法和卷積運算--而這正是神經(jīng)網(wǎng)絡背后的基本數(shù)學運算。

通過針對邊緣人工智能的半導體優(yōu)化，硅工程師將大量的乘加運算(MAC)單元直接集成到硬件中。這些組件每個時鐘周期執(zhí)行數(shù)千次矩陣運算。由于避免了普通CPU中不必要的指令解碼、分支預測和緩存開銷，這些專用加速器能夠實現(xiàn)卓越的能效，提供高達數(shù)TOPSW 的性能。這種基礎硬件定制使得邊緣人工智能模塊能夠在標準的汽車功耗預算內(nèi)輕松處理多攝像頭、高幀率的計算機視覺數(shù)據(jù)流。

突破內(nèi)存墻：存儲架構優(yōu)化

深度學習硬件領域存在公認的內(nèi)存墻瓶頸：數(shù)據(jù)在片外DRAM與片內(nèi)運算單元間的傳輸功耗，遠高于數(shù)據(jù)本身運算功耗。想要削減數(shù)據(jù)搬移開銷，內(nèi)存架構優(yōu)化成為邊緣AI半導體優(yōu)化的重中之重，優(yōu)化思路分為三點：

片上緩存優(yōu)化：在處理器裸片內(nèi)置大容量高速SRAM緩存，盡可能將神經(jīng)網(wǎng)絡全部參數(shù)存入片內(nèi)，減少反復訪問片外內(nèi)存；

高速內(nèi)存互聯(lián)：必須調用外部存儲時，選用LPDDR5X等新一代低功耗內(nèi)存，或依托3D先進封裝搭載HBM高帶寬內(nèi)存；

數(shù)據(jù)流復用設計：優(yōu)化硬件流水線排布，單次從內(nèi)存調取的權重、像素數(shù)據(jù)，盡可能復用在多輪運算中，減少重復讀寫。

經(jīng)過系統(tǒng)化半導體優(yōu)化，內(nèi)存接口能耗最高可降低50%，為車載安全系統(tǒng)提供低時延、穩(wěn)輸出的硬件底座。

軟硬件協(xié)同設計+模型壓縮

單靠硅架構優(yōu)化無法解決效率難題。真正提升汽車效率需要軟硬件協(xié)同設計策略，其中深度學習網(wǎng)絡需要進行壓縮和優(yōu)化，以匹配底層硬件架構。這種從模型到芯片的適配依賴于三種主要的軟件優(yōu)化技術：

1. 量化壓縮：神經(jīng)網(wǎng)絡原始訓練多采用FP32（32位浮點）精度，邊緣端浮點運算功耗極高；量化將模型參數(shù)轉為INT8/INT4低位整數(shù)格式，在幾乎不損失精度的前提下，內(nèi)存占用最高節(jié)省75%，硬件改用低成本整數(shù)運算單元即可完成推理；

2. 網(wǎng)絡剪枝與稀疏優(yōu)化：深度學習網(wǎng)絡存在大量冗余權重，剪枝算法剔除不影響精度的無效連接；搭配原生支持稀疏運算的硬件，芯片自動跳過零值乘法，節(jié)約時鐘周期、降低功耗；

3. 硬件感知編譯：借助自動化編譯器，將神經(jīng)網(wǎng)絡代碼定向編譯適配芯片硬件資源，合理分配指令與內(nèi)存空間，規(guī)避運算卡頓。

實時確定性與ISO 26262功能安全合規(guī)

車載芯片可靠性標準遠嚴于消費電子：手機芯片故障頂多造成APP閃退，自動駕駛芯片失效卻可能引發(fā)重大行車事故。面向邊緣AI的半導體優(yōu)化，必須在高性能、低功耗之外，兼顧ISO 26262車規(guī)功能安全規(guī)范，核心落地要求見下表：

為滿足安全標準，芯片需要預留冗余電路、糾錯模塊，占用硅片面積同時小幅抬升功耗；在嚴苛安全認證、低功耗、高性能三者間取得平衡，是車載邊緣AI芯片設計的頂尖工程難點。

前沿技術趨勢：存內(nèi)計算與芯粒架構

伴隨自動駕駛算法向大參數(shù)視覺語言模型迭代，傳統(tǒng)單片SoC架構逐步逼近物理性能上限，兩大前沿架構成為下一代半導體優(yōu)化核心方向：

1. 存內(nèi)計算（IMC）：打破存儲與計算分離的傳統(tǒng)架構，直接在存儲單元內(nèi)部完成矩陣運算，從根源省去數(shù)據(jù)跨模塊搬運的功耗與時延；

2. 芯粒（Chiplet）模塊化架構：摒棄超大尺寸單片裸片設計，把復雜處理器拆分為多個功能獨立芯粒，再通過先進封裝集成整合成一顆芯片。算力核心芯粒采用3nm先進制程，IO與模擬外設選用5nm成熟工藝，既能壓縮制造成本、提升芯片良率，又可靈活按需拓展算力，成為未來車載AI芯片的主流設計路線。

結語

在車輛本地部署高階智能駕駛系統(tǒng)，是當下電子產(chǎn)業(yè)難度最高的工程課題之一。嚴苛的安全規(guī)范、確定性時延約束、受限的散熱功耗，決定了單靠軟件算法優(yōu)化無法填平性能缺口，全鏈路底層硅片創(chuàng)新不可或缺。

通過整套邊緣AI半導體優(yōu)化方案：專用NPU硬件+革新內(nèi)存架構+軟硬件協(xié)同壓縮，芯片廠商得以打造高能效車載算力芯片，大幅削減數(shù)據(jù)傳輸開銷、破解散熱瓶頸，在固定功耗上限內(nèi)拉滿芯片運算吞吐。

展望未來，隨著自動駕駛算法持續(xù)迭代升級，軟硬件協(xié)同優(yōu)化仍將是行業(yè)主流方向；存內(nèi)計算、芯粒等新技術落地成熟后，會進一步驅動車載邊緣硬件革新，為全場景落地下一代自動駕駛鋪平硬件道路。