多核的微控制器(MCU)向來是設計上的一大挑戰(zhàn)，尤其是多核異構的設計。恩智浦半導體早在2011年年底，就率先推出了基于Cortex-M4F和Cortex-M0的雙核MCU——LPC43xx/43Sxx系列， 主頻高達204MHz。憑借其超強的處理性能，很快受到業(yè)界的好評。四年之后，MCU雙核精簡版本LPC5411x系列，在廣大LPC發(fā)燒友的期待中，終于露出了一代天驕的本色。

雙核MCU：LPC5411x

這款LPC5411x系列MCU集成了Cortex-M4F和Cortex-M0+雙內(nèi)核，主頻高達100MHz 。因為Cortex-M4F內(nèi)核采用Harvard架構，3級流水線，支持SIMD，支持單精度浮點運算，單個時鐘周期就能完成一條乘累加(MAC)指令，所以其處理性能強悍，一般用于處理復雜的計算或算法。而Cortex-M0+內(nèi)核結(jié)構簡單，只有2級流水線，能效高，一般用于實時控制、外設管理、數(shù)據(jù)通信等任務。

在LPC5411x產(chǎn)品中Cortex-M4F是主核，而Cortex-M0+是從核。從核的主要任務是協(xié)助主核處理非計算性的雜務，充分解放主核的運算能力，這樣可以達到整個系統(tǒng)的最優(yōu)性能。

為了實現(xiàn)整體性能最優(yōu)，LPC5411x采用了多層AHB矩陣式總線架構，以及多個RAM分塊。下圖是LPC5411x的內(nèi)部功能框圖，可以看到內(nèi)部的AHB矩陣式總線架構，Cortex-M4F和M0+都是總線上的master，可以訪問所有的片上資源?？偩€訪問的優(yōu)先級可以通過寄存器設定。

Cortex-M4F核在AHB總線上有3個接口：I-code, D-code和System總線。而Cortex-M0+只有一個System總線接口。不同的RAM塊可以被不同的AHB master同時訪問。

雙核MCU的存儲區(qū)分配

I-code總線用于從CODE內(nèi)存分區(qū)取指令, 地址范圍是：0x0000-0000~0x1FFF-FFFF。D-code總線用于從CODE內(nèi)存分區(qū)取操作數(shù)，地址范圍是：0x0000-0000~0x1FFF-FFFF。

當以上兩條總線同時訪問同一內(nèi)存單元時，D-code總線訪問優(yōu)先級比I-code高，所以D-code先訪問。對地址范圍從0x2000-0000~0xDFFF-FFFF的訪問是通過System總線進行的，可用于訪問操作數(shù)、指令等，數(shù)據(jù)訪問的優(yōu)先級高于取指令及中斷向量。

各個存儲區(qū)所在的地址區(qū)域如下表：

為優(yōu)化系統(tǒng)整體處理能力，需要讓這兩個CPU內(nèi)核同時以最快速度執(zhí)行各自指令， 比如Cortex-M4F上能執(zhí)行單周期的的MAC指令，同時Cortex-M0+上能執(zhí)行單周期的32位乘法。

因此，存儲區(qū)的合理分配策略是，F(xiàn)lash和RAMX以及SRAM0需要分配給Cortex-M4F內(nèi)核，分別用于存放指令代碼和操作數(shù)(見上圖紅/黃框部分)。而SRAM1/SRAM2這兩塊需要分給Cortex-M0+(見上圖綠色框部分)。 需要注意的是，只要其中一個RAM塊分配給某個CPU核，這個RAM塊就不能分配給另一個CPU核， 否則這兩個CPU核同時訪問同一塊區(qū)域時，就會出現(xiàn)總線爭用，而導致另一個CPU核訪問出現(xiàn)等待周期，從而降低整個系統(tǒng)處理效率。

雙核運行的功耗如何？

在回答這個問題之前，讓我們看一下其實測的CoreMark動態(tài)功耗圖吧：

以代碼放在Flash中運行并且主頻為48MHz為例，Cortex-M4F動態(tài)功耗大約為96uA/MHz，而Cortex-M0+為75uA/MHz。兩者之和為171uA/MHz，也就是說雙核同時運行時的功耗為8.2mA。這個功耗比許多其他廠家的單Cortex-M4F核的MCU還低，但性能要強很多。

當然如果你比較關心功耗，可以根據(jù)應用實際情況讓一個CPU內(nèi)核進入低功耗模式，另一個CPU內(nèi)核工作，等到一定條件時再喚醒另一個核。

雙核之間怎么通信？

下面這張圖說明了倆核之間的通信機制。

當一個CPU內(nèi)核準備好數(shù)據(jù)之后，通過互鎖信號放在共享RAM中，再通過郵箱機制產(chǎn)生中斷事件，通知另一個CPU內(nèi)核來處理。另一個CPU內(nèi)核處理完數(shù)據(jù)后，清理相應的中斷標志。通過這種方式可以實現(xiàn)實時性很強的雙核通信和數(shù)據(jù)交換。也可以不用互鎖信號和共享RAM，直接通過郵箱機制傳遞最多32位的數(shù)據(jù)。

另外一種簡單的方法叫作消息隊列機制：直接在共享RAM中創(chuàng)建循環(huán)緩沖器用于消息隊列。當一個CPU內(nèi)核準備好數(shù)據(jù)之后，就把數(shù)據(jù)發(fā)送到這個隊列最后面(隊尾)，而另一CPU內(nèi)核每次從這個隊列的最前面取數(shù)據(jù)。對每個隊列的訪問是單向的，即一個CPU核只能寫，而另一個CPU內(nèi)核只能讀。要實現(xiàn)雙向，必須創(chuàng)建至少兩個隊列。 這種方法可以不用互鎖信號，但可以使用中斷機制通知另一個CPU核，以便實現(xiàn)實時通信和數(shù)據(jù)交換。

雙核的開發(fā)很難嗎？

針對雙核以及多核體系架構，恩智浦提供了多核SDK開發(fā)庫(稱為MCSDK)， 以及豐富的例程，包含在相應多核平臺的MCUXpresso SDK 開發(fā)包中。 下圖顯示了MCSDK的架構：

eRPC即嵌入式遠程過程調(diào)用(Embedded Remote Procedure Call)，是一套實現(xiàn)調(diào)用另一核上遠程服務的透明函數(shù)調(diào)用接口。MCMGR即多核管理器(Multicore Manager)，是包含所有CPU內(nèi)核信息及啟動從核的函數(shù)調(diào)用接口。RPMsg-Lite即遠程處理器消息機制精簡版(Remote Processor Messaging – Lite)，包含了所有處理器間通信的函數(shù)庫。

這套庫支持市面上所有主流ARM Cortex-M軟件開發(fā)工具，包括IAR、KEIL、GCC，以及MCUXpresso IDE。

有了這套多核SDK開發(fā)庫，用戶可以不用關心硬件底層的通信機制，直接使用相應的例程和調(diào)用接口，幾分鐘內(nèi)便可以實現(xiàn)雙核間的通信和數(shù)據(jù)交換代碼。

下面這個例子說明如何使用RPMsg-Lite，從一個CPU內(nèi)核發(fā)送數(shù)據(jù)到另一內(nèi)核:

rpmsg_lite_send(my_rpmsg, my_ept, REMOTE_EPT_ADDR, (char *)&msg,sizeof(msg), …);

其中my_rpmsg是rpmsg_lite_remote_init()或rpmsg_lite_master_init()調(diào)用所創(chuàng)建的RPMsg實例；如果是主CPU內(nèi)核，就用rpmsg_lite_master_init()初始化， 否則就是遠程CPU內(nèi)核，用rpmsg_lite_remote_init()初始化

my_ept是此消息管道的端點，由rpmsg_lite_create_ept()調(diào)用創(chuàng)建的：

my_ept = rpmsg_lite_create_ept(my_rpmsg, LOCAL_EPT_ADDR, …);

msg是真正要交換的消息。

REMOTE_EPT_ADDR，LOCAL_EPT_ADDR分別是此消息管道的遠程端點和本地端點的邏輯地址。

怎么調(diào)試雙核應用程序？

在回答這個問題之前，先看一下硬件調(diào)試接口圖：

上圖說明，LPC5411x 系列支持對雙核同時調(diào)試 ，就像調(diào)試單個CPU內(nèi)核程序一樣簡單。