2018年10月23日 - Silexica發(fā)布了多核軟件開發(fā)工具SLX的最新版本，新版的FPGA和C/C++功能得到大幅增強(qiáng)。SLX工具是目前業(yè)界首款用于FPGA的工具，該軟件全面支持Xilinx的SDSoC開發(fā)環(huán)境，在進(jìn)入高階綜合(High-Level Synthesis,HLS)之前即可進(jìn)行軟硬件開發(fā)探索，保證HLS的進(jìn)行過程更加精確高效。SLX for C/C++則可提供子對(duì)象報(bào)告和共享變量分析，為最新平臺(tái)上的代碼提供了更加全面的理解，無需再花費(fèi)時(shí)間進(jìn)行人工手動(dòng)分析，更大大節(jié)省了設(shè)計(jì)時(shí)間。同時(shí)，SLX還添加了更多的平臺(tái)模型(例如 Renesas R-Car H3和RISC-V)，真正實(shí)現(xiàn)軟硬件優(yōu)化。

SLX 2018.10最新版本的主要新功能有：

SLX for FPGA功能增強(qiáng)

SLX for FPGA可對(duì)C/C++代碼進(jìn)行深入分析，全面了解軟件相互依賴性、應(yīng)用程序熱點(diǎn)以及并行化機(jī)會(huì)，真正實(shí)現(xiàn)帶有FPGA的異構(gòu)多核SoC的代碼優(yōu)化。該工具可在軟硬件探索后針對(duì)您的C/C++代碼提供建議，甄別出適合留存ARM處理器或是適合在 FPGA架構(gòu)進(jìn)行加速的特定部分的C/C++代碼。此外，新版更夠更加緊密地與Xilinx的SDSoC開發(fā)環(huán)境進(jìn)行集成。

C/C++系統(tǒng)仿真的變量分析功能

SLX for C/C++添加了子對(duì)象報(bào)告的新功能，該功能可對(duì)數(shù)組和結(jié)構(gòu)類型進(jìn)行精確洞察。用戶因此可對(duì)內(nèi)存訪問模式、數(shù)據(jù)緩沖區(qū)的使用和分配等方面進(jìn)行優(yōu)化。此外，共享變量分析的新功能省去了之前開發(fā)者必須手動(dòng)查看代碼同步的步驟，新功能可揭示哪些變量受到了保護(hù)，開發(fā)者對(duì)多線程源代碼的理解也更趨全面。

新的系統(tǒng)仿真功能可以深入了解多線程POSIX應(yīng)用程序的硬件集成狀態(tài)。 SLX能夠生成并顯示線程狀態(tài)、線程間同步、系統(tǒng)級(jí)甘特圖和處理器利用率等信息。這為用戶提供了清晰且準(zhǔn)確的寶貴信息，系統(tǒng)性能得到大副提高。

汽車動(dòng)態(tài)和靜態(tài)分析

新版SLX結(jié)合動(dòng)態(tài)和靜態(tài)依賴性分析，用于優(yōu)化基于任務(wù)的C / C ++和AUTOSAR Classic應(yīng)用程序的調(diào)度。上述依賴關(guān)系可以在調(diào)度設(shè)計(jì)階段進(jìn)行測試，因此變更帶來的影響得以提前驗(yàn)證，“what-if”分析的執(zhí)行也無需對(duì)應(yīng)用程序進(jìn)行更改。

上述僅包括了部分新版SLX編程工具的功能。如果您想要新版演示或免費(fèi)試用，歡迎訪問：silexica.com/trynow

關(guān)于 SilexicaSilexica成立于2014年，衍生于素有“德國工程師的搖籃”之稱的德國亞琛工業(yè)大學(xué)。公司在成立之后迅速發(fā)展成為多核軟件解決方案領(lǐng)域的領(lǐng)先供應(yīng)商?，F(xiàn)公司的軟件專家團(tuán)隊(duì)位于美國、德國及日本，與華為、富士通、理光等知名客戶在汽車電子、無線通信等領(lǐng)域展開合作。SLX編程工具能夠深入理解軟件在系統(tǒng)中的行為，從而幫助開發(fā)人員實(shí)現(xiàn)軟件在嵌入式超級(jí)計(jì)算機(jī)上的高效運(yùn)行。