BJ-EPM240學(xué)習(xí)板之乘法器設(shè)計實驗
乘法器是眾多數(shù)字系統(tǒng)中的基本模塊。從原理上說它屬于組合邏輯范疇：但從工程實際設(shè)計上來說，它往往會利用時序邏輯設(shè)計的方法來實現(xiàn)，屬于時序邏輯的范疇。
通過這個實驗使大家能夠掌握利用FPGA/CPLD設(shè)計乘法器的思想，并且能夠?qū)⑽覀冊O(shè)計的乘法器應(yīng)用到實際工程中。乘法器的設(shè)計方法有兩種：組合邏輯設(shè)計方法和時序邏輯設(shè)計方法。采用經(jīng)合邏輯設(shè)計方法，電路事先將所有的乘積項全部計算出來，最后加法運算。采用時序邏輯設(shè)計方法，電路將部分已經(jīng)得到的乘積結(jié)果右移，然后與乘積項相加并保存和值，反復(fù)迭代上述步驟直到計算出最終乘積。
在該實驗中就是要利用時序邏輯設(shè)計方法來設(shè)計-一個16位乘法器，既然是利用時序邏輯設(shè)計方法那么就得利用時鐘信號控制乘法器運算。用時序邏輯設(shè)計方法與用組合邏輯設(shè)計方法比較，它有什么好處呢？利用時序邏輯設(shè)計方法可以使整體設(shè)計具備流水線結(jié)構(gòu)的特征，能適用在各種實際工程設(shè)計中。
更多關(guān)于BJ-EPM240學(xué)習(xí)板之乘法器設(shè)計實驗請看視頻。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1664文章
22509瀏覽量
639586 -
乘法器
+關(guān)注
關(guān)注
9文章
221瀏覽量
38952
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
CD4527B：高性能CMOS BCD速率乘法器的技術(shù)剖析與應(yīng)用探索
CD4527B：高性能CMOS BCD速率乘法器的技術(shù)剖析與應(yīng)用探索 在電子設(shè)計領(lǐng)域，高性能的CMOS BCD速率乘法器一直是實現(xiàn)精確脈沖速率控制和信號處理的關(guān)鍵組件。今天，我們將深入探討德州儀器
CDCF5801A：時鐘乘法器的卓越之選
CDCF5801A：時鐘乘法器的卓越之選 在電子工程師的日常設(shè)計工作中，時鐘信號的處理至關(guān)重要，而時鐘乘法器則是實現(xiàn)精確時鐘信號的關(guān)鍵組件。今天，我們就來深入探討德州儀器（Texas
深入剖析ADL5391：高性能模擬乘法器的卓越之選
深入剖析ADL5391：高性能模擬乘法器的卓越之選 在電子工程師的設(shè)計工具箱中，模擬乘法器是實現(xiàn)各種復(fù)雜信號處理功能的關(guān)鍵組件。今天，我們要深入探討一款來自Analog Devices的杰出
低成本模擬乘法器AD633：特性、應(yīng)用與設(shè)計指南
低成本模擬乘法器AD633：特性、應(yīng)用與設(shè)計指南 在電子工程師的日常設(shè)計工作中，模擬乘法器是一個常用的基礎(chǔ)器件。今天，我們就來深入探討一下ADI公司的低成本模擬乘法器AD633，從它的特性、參數(shù)
深入剖析AD632：高性能四象限乘法器/除法器
深入剖析AD632：高性能四象限乘法器/除法器 在電子工程師的日常設(shè)計中，高性能的模擬信號處理芯片是不可或缺的工具。今天，我們就來詳細(xì)探討一下Analog Devices公司的AD632——一款內(nèi)部
AD532：高性能單芯片乘法器/除法器的卓越之選
AD532：高性能單芯片乘法器/除法器的卓越之選 在電子設(shè)計領(lǐng)域，乘法器和除法器是實現(xiàn)復(fù)雜運算和信號處理的關(guān)鍵組件。而AD532作為一款預(yù)微
E203在基于wallace樹+booth編碼的乘法器優(yōu)化后的跑分結(jié)果
優(yōu)化思路
E203為了實現(xiàn)低功耗的要求，乘法器為基于booth編碼和移位加法器結(jié)合的思路，優(yōu)點是只需要一個加法器，而且該加法器還和除法器復(fù)用
發(fā)表于 10-27 07:54
E203V2長周期乘法器核心booth算法解讀
E203V2乘法器所在模塊為e203_exu_alu_muldiv.v，其中包含乘法和除法兩大塊，這里僅對乘法模塊進(jìn)行解讀。
乘法模塊首先進(jìn)行booth編碼，其目的為方便兩個有符號數(shù)相
發(fā)表于 10-24 09:33
Verilog實現(xiàn)使用Booth編碼和Wallace樹的定點補碼乘法器原理
周期乘法器。乘法器，對于無符號乘法進(jìn)行一位符號擴(kuò)展后統(tǒng)一當(dāng)作有符號數(shù)進(jìn)行運算，因此需要17個迭代周期。為了改良乘法器性能，我們可以使用Booth編碼和Wallace樹的定點補碼
發(fā)表于 10-23 08:01
改進(jìn)wallance樹乘法器優(yōu)化方法
首先，根據(jù)之前分享的乘法器的優(yōu)缺點，我們針對17周期的乘法器進(jìn)行優(yōu)化，為乘法設(shè)計的專用數(shù)據(jù)通路，為了保持e203的低功耗、低面積的優(yōu)點、我們?nèi)圆捎没?booth算法進(jìn)行部分積生成，而對于原有的17
發(fā)表于 10-23 06:37
關(guān)于E203內(nèi)核高性能乘法器優(yōu)化（一）
一、簡介
對于cpu各類測試程序，設(shè)計一個高性能的硬件乘法器模塊無疑是提分最快的法案，本文將從乘法算法開始，到rtl設(shè)計進(jìn)行詳細(xì)的解釋說明，并附帶一部分源碼。
二、乘法算法
乘法器
發(fā)表于 10-23 06:09
蜂鳥乘法器設(shè)計分享
蜂鳥的乘法器主體設(shè)計在ALU模塊的子單元MDV模塊中，MDV模塊包括乘除法器邏輯設(shè)計，它只包含運算控制，但并不包含具體運算，它們都需要將部分積或者部分余數(shù)傳入數(shù)據(jù)通路（dpath模塊）中，從而實現(xiàn)
發(fā)表于 10-22 08:21
蜂鳥E203乘法器改進(jìn)
蜂鳥E203為了節(jié)約資源，乘法運算采用循環(huán)移位方式計算最終結(jié)果，這樣的乘法器需要經(jīng)過較多時鐘周期來處理數(shù)據(jù)，導(dǎo)致處理數(shù)據(jù)效率較低。為了提高計算效率，這里分享一種基于流水線思想的乘法器，即采用多個
發(fā)表于 10-22 07:28
蜂鳥E203內(nèi)核乘法器的優(yōu)化
乘法器的優(yōu)化實現(xiàn)一般從兩個方面入手。第一是減少生成的部分積數(shù)量，另外就是減少部分積累加的延時。
在開源的E203源碼中，32*32乘法器是利用radix-4 booth編碼產(chǎn)生部分積，每個周期做一次
發(fā)表于 10-22 06:11
優(yōu)化boot4乘法器方法
優(yōu)化電路設(shè)計：在電路設(shè)計中，可以采用更快速的邏輯單元和存儲器元件，優(yōu)化關(guān)鍵路徑和信號傳輸路線，從而降低延遲，縮短乘法器的運算周期。
固定位寬：Boot4乘法器可以處理不同位寬的數(shù)據(jù)，但是處理不同位寬
發(fā)表于 10-21 12:13
評論