FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA的開(kāi)發(fā)相對(duì)于傳統(tǒng)PC、單片機(jī)的開(kāi)發(fā)有很大不同。FPGA以并行運(yùn)算為主，以硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)；相比于PC或單片機(jī)（無(wú)論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，也造成了FPGA開(kāi)發(fā)入門較難。目前國(guó)內(nèi)有專業(yè)的FPGA外協(xié)開(kāi)發(fā)廠家，如［北京中科鼎橋ZKDQ-TECH］等。FPGA開(kāi)發(fā)需要從頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面著手。

同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（synchronous dynamic random-access memory，簡(jiǎn)稱SDRAM）是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來(lái)驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線（Pipeline）操作。這使得SDRAM與沒(méi)有同步接口的異步DRAM（asynchronous DRAM）相比，可以有一個(gè)更復(fù)雜的操作模式。

管線意味著芯片可以在處理完之前的指令前，接受一個(gè)新的指令。在一個(gè)寫(xiě)入的管線中，寫(xiě)入命令在另一個(gè)指令執(zhí)行完之后可以立刻執(zhí)行，而不需要等待數(shù)據(jù)寫(xiě)入存儲(chǔ)隊(duì)列的時(shí)間。在一個(gè)讀取的流水線中，需要的數(shù)據(jù)在讀取指令發(fā)出之后固定數(shù)量的時(shí)鐘頻率后到達(dá)，而這個(gè)等待的過(guò)程可以發(fā)出其它附加指令。這種延遲被稱為等待時(shí)間（Latency），在為計(jì)算機(jī)購(gòu)買內(nèi)存時(shí)是一個(gè)很重要的參數(shù)。

更多關(guān)于SF-EP1C開(kāi)發(fā)板之基于SDRAM讀寫(xiě)的串口調(diào)試實(shí)驗(yàn)請(qǐng)看視頻內(nèi)容。