在當(dāng)今這個競爭激烈的時代，產(chǎn)品設(shè)計人員面臨的挑戰(zhàn)是：不僅要緊跟同行步伐，而且要保持領(lǐng)先群雄的地位。這就對那些欲借助差異化產(chǎn)品進行創(chuàng)新的系統(tǒng)設(shè)計人員提出了更高的要求。

創(chuàng)新的一種重要方法是使用高密度設(shè)計。為推出占位面積更小的解決方案，電源系統(tǒng)設(shè)計人員現(xiàn)在正集中研究功率密度（一個功率轉(zhuǎn)換器電路每單位面積或體積的輸出功率）的問題。

高密度直流/直流（dcdc）轉(zhuǎn)換器印刷電路板（pcb）布局最引人矚目的范例涉及功率級組件的放置和布線。精心的布局可同時提高開關(guān)性能、降低組件溫度并減少電磁干擾（EMI）信號。請細(xì)看圖1中的功率級布局和原理圖。

圖1：四開關(guān)降壓-升壓型轉(zhuǎn)換器功率級布局和原理圖

在筆者看來，這些都是設(shè)計高密度dcdc轉(zhuǎn)換器時所面臨的挑戰(zhàn)：

組件技術(shù)

組件技術(shù)的進步是降低整體功耗的關(guān)鍵，尤其在較高的開關(guān)頻率下對濾波器無源組件的尺寸減小更是至關(guān)重要。例如，功率金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）已見證了硅芯片和封裝方面的一致進展，其中最值得注意的是采用了極少出現(xiàn)寄生現(xiàn)象的氮化鎵（GaN）功率器件。與此同時，磁性組件的性能也得到了單獨提升，雖然其速度可能落后于功率半導(dǎo)體組件的性能提升速度。憑借控制集成電路（IC）的謹(jǐn)慎布局（集成式自適應(yīng)柵極驅(qū)動器靠近MOSFET），在很多情況下無需再用功率耗散緩沖器或柵極電阻器組件進行開關(guān)節(jié)點電壓轉(zhuǎn)換速率的調(diào)整。

散熱設(shè)計

雖然高密度布局一般有利于提升轉(zhuǎn)換效率，但它可能會形成一個散熱性能瓶頸。要在更小的占位空間內(nèi)實現(xiàn)相同功耗的想法變得站不住腳。組件溫度攀升會使較高的故障率和可靠性問題更嚴(yán)重。把外形較纖薄的功率MOSFET放置在pcb頂部（不會被電感器和電解電容器等較厚的組件遮蔽氣流）有助于通過對流氣流提高散熱性能。就圖1中的轉(zhuǎn)換器而言，電感器和電解電容器被特意放在了多層pcb的底部，因為如果置于頂部，它們會妨礙熱傳遞。

抗EMI性能

EMI合規(guī)性是產(chǎn)品設(shè)計周期中的一個重要里程碑。高密度設(shè)計通常沒有多少可用于EMI濾波的空間。但嚴(yán)密的布局可改善輻射發(fā)射狀況，并對傳送進來的干擾產(chǎn)生更強的抵御能力。兩個基本步驟是：最大限度地減少載有大di/dt電流的環(huán)路面積（見圖1中的白色電流路徑），并縮減具有高dv/dt電壓的表面積（見圖1中的覆銅多邊形SW1和SW2）。

高密度pcb設(shè)計流程

顯然，對電源系統(tǒng)設(shè)計人員來說，培養(yǎng)和磨礪自己的pcb設(shè)計技能非常重要。盡管布局的職責(zé)往往會委托給布局專家，但工程師仍承擔(dān)著審查設(shè)計并且非正式批準(zhǔn)它的最終責(zé)任。

dcdc轉(zhuǎn)換器pcb設(shè)計流程的基本步驟是：

基本步驟

1. 選擇pcb結(jié)構(gòu)和層疊規(guī)范。

2. 從原理圖中找出大di/dt電流環(huán)路和高dv/dt電壓節(jié)點。

3. 進行功率級組件的布局和放置。

4. 放置控制IC并完成控制部分布局。

5. 進行關(guān)鍵的跟蹤布線，包括MOSFET柵極驅(qū)動、電流檢測和輸出電壓反饋。

6. 設(shè)計電源和接地（GND）層。