晶圓代工龍頭臺積電 3 日宣布，在開放創(chuàng)新平臺 （Open Innovation Platform，OIP） 之下推出 5 納米設(shè)計架構(gòu)的完整版本，協(xié)助客戶實現(xiàn)支援下一世代先進行動及高效能運算應(yīng)用產(chǎn)品的 5 納米系統(tǒng)單晶片設(shè)計，目標(biāo)鎖定具有高成長性的 5G 與人工智能市場。

臺積電表示，電子設(shè)計自動化及硅智財領(lǐng)導(dǎo)廠商與臺積電已透過多種芯片測試載具合作開發(fā)并完成整體設(shè)計架構(gòu)的驗證， 包括技術(shù)檔案、制程設(shè)計套件、工具、參考流程、以及知識產(chǎn)權(quán)。

臺積電指出，目前 5 納米制程已進入試產(chǎn)階段，能夠提供芯片設(shè)計業(yè)者全新等級的效能及功耗最佳 化解決方案，支援下一世代的高階行動及高效能運算應(yīng)用產(chǎn)品。相較于臺積公司 7 納米制 程，5 納米創(chuàng)新的微縮功能在 ARM Cortex-A72 的核心上能夠提供 1.8 倍的邏輯密度，速度增快 15%，在此制程架構(gòu)之下也產(chǎn)生出優(yōu)異的 SRAM 及類比面積縮減。

而且，5 納米制程享有極紫外光微影技術(shù)所提供的制程簡化效益，同時也在良率學(xué)習(xí)上展現(xiàn)了卓越的進展，相較 于臺積公司前幾代制程，在相同對應(yīng)的階段，達到了最佳的技術(shù)成熟度。

臺積電進一步指出，完備的 5 納米設(shè)計架構(gòu)包括 5 納米設(shè)計規(guī)則手冊、SPICE 模型、制程設(shè)計套件、 以及通過硅晶驗證的基礎(chǔ)與界面硅智財，并且全面支援通過驗證的電子設(shè)計自動化工具及 設(shè)計流程。在業(yè)界最大設(shè)計生態(tài)系統(tǒng)資源的支持之下，臺積電與客戶之間已經(jīng)展開密集 的設(shè)計合作，為產(chǎn)品設(shè)計定案、試產(chǎn)活動與初期送樣打下良好基礎(chǔ)。

當(dāng)前最新的 5 納米制程設(shè)計套件目前已可取得用來支援生產(chǎn)設(shè)計，包括電路元件符號、參數(shù)化 元件、電路網(wǎng)表生成及設(shè)計工具技術(shù)檔案，能夠協(xié)助啟動整個設(shè)計流程，從客制化設(shè)計、 電路模擬、實體實作、虛擬填充、電阻電容擷取到實體驗證及簽核。

臺積電與設(shè)計生態(tài)系統(tǒng)伙伴合作，包括益***際計算機科技 （Cadence）、新思科技 （Synopsys）、Mentor Graphics、以及 ANSYS，透過臺積電開放創(chuàng)新平臺電子設(shè)計自動 化驗證項目來進行全線電子設(shè)計自動化工具的驗證，此驗證項目的核心涵蓋硅晶為主的電 子設(shè)計自動化工具范疇，包括模擬、實體實作 （客制化設(shè)計、自動布局與繞線） 、時序簽核 （靜態(tài)時序分析、晶體管級靜態(tài)時序分析） 、電子遷移及壓降分析 （閘級與晶體管級） 、 實體驗證 （設(shè)計規(guī)范驗證、電路布局驗證） 、以及電阻電容擷取。

而透過此驗證項目，臺積電與電子設(shè)計自動化伙伴能夠?qū)崿F(xiàn)設(shè)計工具來支援臺積電 5 納米設(shè)計法則，確保必要 的準(zhǔn)確性，改善繞線能力，以達到功耗、效能、面積的最佳化，協(xié)助客戶充分利用臺積公 司 5 納米制程技術(shù)的優(yōu)勢。